「DUAL-CPU」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a CPU capable of driving an entire dual system normally after maintenance exchange even when a function related to the whole dual system owned by the CPU which is maintained and exchanged is different from one related to the whole dual system owned by the other CPU in operation in the dual system equipped with a pair of CPU.例文帳に追加

一対のＣＰＵを備えた二重化システムにおいて、保守交換されるＣＰＵの有する二重化システム全体に関係する機能が、もう一方の稼動中のＣＰＵの有する二重化システム全体に関係する機能と異なる場合でも、保守交換後に二重化システム全体を正常に稼動させることができる中央演算処理装置を得ること。 - 特許庁

If the CPU of another side generates a chip select signal while the CPU of the one side is accessing to the dual port memory, the access right to the dual port memory is switched to the CPU of another side in an inactive state of the next cycle.例文帳に追加

一方のＣＰＵがデュアルポートメモリへのアクセス中に、他方のＣＰＵがチップセレクト信号を発生したときに、次サイクルのインアクティブ状態で他方のＣＰＵにデュアルポートメモリへアクセス権を切り替える。 - 特許庁

A power train controlling device 10 comprises a dual-core CPU 20 executing a processing for controlling a vehicle, and a monitoring IC 30 resetting the dual-core CPU 20 when abnormality is detected based on an abnormality monitoring processing regularly executed by the dual-core CPU 20.例文帳に追加

パワートレイン制御装置１０は、車両制御のための処理を実行するデュアルコアＣＰＵ２０と、デュアルコアＣＰＵ２０により定期的に実行される異常監視用処理に基づき異常を検出した場合にデュアルコアＣＰＵ２０をリセットする監視ＩＣ３０とを備える。 - 特許庁

The CPU 1 executes the control program stored in the dual port RAMs at a high speed.例文帳に追加

ＣＰＵ１は、これらのデュアルポートＲＡＭに記憶された制御プログラムを高速に実行する。 - 特許庁

It is included that before accessing to the dual port memory, the CPU sets an enable bit signal which fixes a chip select mask signal, and when carrying out the continuous access to the dual port memory, the access to the dual port memory from the CPU of another side is made to wait by the chip select mask signal.例文帳に追加

ＣＰＵはデュアルポートメモリにアクセスする前に、チップセレクトマスク信号を固定するイネーブルビット信号をセットしておき、デュアルポートメモリに対して連続アクセスした場合、チップセレクトマスク信号により他方のＣＰＵによるデュアルポートメモリへのアクセスを待たせることも含む。 - 特許庁

To realize a CPU system which is made dual without extending signal lines between current and standby CPU boards and the processing time of memory write.例文帳に追加

現用系および予備系ＣＰＵボード間の信号線およびメモリライトの処理時間を増大させることなく二重化されたＣＰＵシステムを実現する。 - 特許庁

A part of a control program of the CPU 1 is temporarily transferred to the areas from the dual port RAM 8-1 for Y (yellow) to the dual port RAM 8-3 for C (cyan) to be stored therein.例文帳に追加

ＣＰＵ１の制御プログラムの一部を、Ｙ（イエロ）用のデュアルポートＲＡＭＲＡＭ８−１〜Ｃ（シアン）用のデュアルポートＲＡＭ８−３に一時的に転送して記憶する。 - 特許庁

The recording or the reproducing mode of data is set to a dual track mode or a single track mode between the dual track mode and the single track mode by an operation button 15 and a CPU 6.例文帳に追加

操作釦１５及びＣＰＵ１６によって、両トラックモードと片トラックモードのうち、両トラックモードまたは片トラックモードにデータの記録または再生モードを設定する。 - 特許庁

To provide a single port memory module and a dual CPU system, accessible simultaneously from two CPUs.例文帳に追加

２つのＣＰＵから同時にアクセスすることが可能なシングルポートメモリ・モジュールおよびデュアルＣＰＵシステムを提供する。 - 特許庁

When the system is switched, CPU 6 outputs the MAC frame left in the buffer part 4 to the dual memory 9.例文帳に追加

また、系が切り替わるときには、ＣＰＵ６は、バッファ部４に残っているＭＡＣフレームをデュアルメモリ９に出力する。 - 特許庁

Data stored in the RAM 18 can be transferred to a CPU 32 of the facsimile equipment main body 31 through a dual port RAM 21 by the control of the CPU 12.例文帳に追加

また、ＲＡＭ１８に格納されているデータは、ＣＰＵ１２の制御によりデュアルポートＲＡＭ２１を介してファクシミリ装置本体部３１のＣＰＵ３２に転送できる。 - 特許庁

To enable a display device which has a dual CPU system to hold the screen display before fault occurrence even within the switching time of the CPU systems.例文帳に追加

ＣＰＵ系統を２重化した表示装置において、ＣＰＵ系統の切替時間内であっても、障害発生以前の状態の画面表示が保持できるようにする。 - 特許庁

A notification means notifies the CPU 411_1 the completion of the operation system of the dual writing according to the detection result by the detection means.例文帳に追加

通知手段は、検出手段による検出結果に応じて二重書き処理の完了を運用系のＣＰＵに通知する。 - 特許庁

The memory control circuit 42 writes data written in the dual port RAM 41 by the whole control CPU 21 in a non-volatile memory 37.例文帳に追加

メモリ制御回路４２は、全体制御ＣＰＵ２１がデュアルポートラム４１に書き込んだデータを不揮発性メモリ３７に書き込む。 - 特許庁

To correctly read out a data signal when two CPU perform reading from or writing to a dual port RAM at the same timing.例文帳に追加

２つのＣＰＵがデュアルポートＲＡＭに同じタイミングで読出し又は書込みを行う場合に、データ信号を正しく読出すこと。 - 特許庁

To mediate the access conflict occurring in a dual port memory device which permits the simultaneous access from both of a communication section and a CPU.例文帳に追加

通信部とＣＰＵとの双方からの同時アクセスを許容するデュアルポートメモリ装置に生じるアクセス競合を調停する。 - 特許庁

The dual port DRAM cell array 23 is shared and can be simultaneously accessed by the CPU 14 and the DSP 16.例文帳に追加

Ｄｕａｌ−Ｐｏｒｔ・ＤＲＡＭセルアレイ２３は、ＣＰＵ１４及びＤＳＰ１６に共有されて同時にアクセス可能である。 - 特許庁

The dual port memory device 1 is accessed by both of the CPU 10 and the interface circuit (access mediating circuit 4) of the communication section.例文帳に追加

デュアルポートメモリ装置１は、ＣＰＵ１０と、通信部のインタフェース回路（アクセス調停回路４）との双方からアクセスされる。 - 特許庁

The CPU of each control panel realizes the function of its own control panel and performs data transfer between the dual port RAM in the post stage control panel and the dual port RAM in its own control panel.例文帳に追加

各操作パネルのＣＰＵは、自操作パネルの機能を実現するとともに、後段の操作パネル内のデュアルポートＲＡＭと自操作パネル内のデュアルポートＲＡＭとの間のデータ転送を行う。 - 特許庁

To prevent data from being damaged due to switching of access right by preventing a CPU of one side from keeping a CPU of another side waiting by carrying out continuous access as an access arbitration to a dual port memory.例文帳に追加

デュアルポートメモリに対するアクセス調停として、一方のＣＰＵが連続アクセスして他方を待たせ続けるのを防止、アクセス権の切り替えでデータが破損されるのを防止する。 - 特許庁

To provide a structure and a method of mounting a heat sink to a substrate by which a large-capacity heat sink can be mounted, a substrate can be commonly used in a single CPU and a dual CPU, and the CPU and the heat sink can be easily installed when the CPU is added.例文帳に追加

容積の大きいヒートシンクが実装可能であり、シングルＣＰＵとデュアルＣＰＵでの基板の共通化が可能であると共に、ＣＰＵ増設時におけるＣＰＵ及びヒートシンクの取り付けが容易なヒートシンクの基板への実装構造及び実装方法を提供する。 - 特許庁

For example, a control panel 11 for control panels 11-1N is provided with a CPU 21, a dual port RAM 22, and connectors 23 and 24 or the like.例文帳に追加

操作パネル１１〜１Ｎにおいて、例えば操作パネル１１のようにＣＰＵ２１、デュアルポートＲＡＭ２２、コネクタ２３，２４などを設ける。 - 特許庁

A measuring device 12 is provided with interface cards 12a-12d corresponding to each CPU 10a-10d, and data from each CPU 10a-10d are written in a DPRAM(dual port RAM) 14a-14d.例文帳に追加

計測装置１２は、各ＣＰＵ１０ａ〜１０ｄに対応したインターフェースカード１２ａ〜１２ｄを備え、各ＣＰＵ１０ａ〜１０ｄからのデータをＤＰＲＡＭ（デュアルポートＲＡＭ）１４ａ〜１４ｄに書き込む。 - 特許庁

When a CPU part 6 is not congested, the MAC frame collected from the buffer 4 is written into a dual memory as trace information.例文帳に追加

ＣＰＵ部６が輻輳していない場合には、バッファ４より収集したＭＡＣフレームはトレース情報としてデュアルメモリ９に書き込まれる。 - 特許庁

GPP structure is essentially based on a DSP and a dual port memory, accessible both locally and externally by other CPUs through the VME bus. 例文帳に追加

GPP構造は本質的にはDSPとデュアルポートメモリに基づくものであり、ローカルにもVMEバスを介して他のCPUから外部的にもアクセス可能なものである。 - コンピューター用語辞典

When power is applied, the CPU 1 writes the DSP program stored in advance in the memory 2 to the dual port memory 3 for a program storage after its initialization process.例文帳に追加

電源投入時、ＣＰＵ１は初期化処理後、予めメモリ２内に収められているＤＳＰプログラムをプログラム格納用デュアルポートメモリ３に書込む。 - 特許庁

To enable each CPU to write to and read from a dual port memory without reading pointers to compute a writable or readable area.例文帳に追加

各ＣＰＵが、ポインタを読み取り、書き込みもしくは読み込み可能範囲を算出することなく、デュアルポートメモリへの書き込みおよび読み込みを行うこと。 - 特許庁

The USB data inputted from a PC 1 are transferred through an SIE 2 to a Dual-Port RAM 3 by hardware and the USB data stored in the Dual-Port RAM 3 are transferred to the storage device 4 by a CPU 6.例文帳に追加

ＰＣ１から入力したＵＳＢデータをＳＩＥ２を介してＤｕａｒ−Ｐｏｒｔ ＲＡＭ３にハードウエアで転送し、Ｄｕａｒ−Ｐｏｒｔ ＲＡＭ３に格納したＵＳＢデータをＣＰＵ６により記憶装置４へ転送する。 - 特許庁

A main CPU (central processing unit) 55, when starting, develops and copies the various types of unique parameters stored in SRAM (synchronous RAM) card 48 corresponding to unique IDs (identifications) for respective scopes to DPRAM (dual board RAM) 68 and SDRAM (synchronous dual RAM) 69a, and makes them usable by the parameters.例文帳に追加

起動時には、メインＣＰＵ５５は、各スコープに固有なＩＤに対応するＳＲＡＭカード４８に格納された各種の固有パラメータをＤＰＲＡＭ６８及びＳＤＲＡＭ６９ａに展開、コピーして、そのパラメータで使用できるようにする。 - 特許庁

To provide a dual-processing unit with single clock source CPUs and I/O module having a safety timer crosscheck diagnostic to enable each CPU to verify the accuracy of the clock source of the other CPU.例文帳に追加

単一のクロックソースのＣＰＵとＩ／Ｏモジュールを有する二重処理装置であって、安全タイマクロスチェック診断を備え各ＣＰＵに他方のＣＰＵのクロックソースの精度を検証することを可能にする二重処理装置を提供する。 - 特許庁

Thus, when the power source is turned on at the time of recovering from the power saving mode, the facsimile control CPU 31 is able to acquire a necessary parameter from the dual port RAM 41 before the initialization of the whole control CPU 21 is completed.例文帳に追加

これにより、省電力モードからの復帰で電源がオンになったとき、ファクシミリ制御ＣＰＵ３１は、全体制御ＣＰＵ２１の初期化完了を待たずに、必要なパラメータをデュアルポートラム４１から取得することができる。 - 特許庁

This memory device is provided with a dual port RAM 41 to which a whole control CPU 21 and a facsimile control CPU 31 can independently perform access and a memory control circuit 42 for controlling the reading/writing of data to a slave non-volatile memory 37.例文帳に追加

全体制御ＣＰＵ２１とファクシミリ制御ＣＰＵ３１とがそれぞれ独立にアクセス可能なデュアルポートラム４１と、配下の不揮発性メモリ３７に対するデータの読み書きを制御するメモリ制御回路４２とを設ける。 - 特許庁

A cellular phone is composed of an antenna 11, a radio part 12, a button operational part 13, a CPU 14, a camera part 15, a DSP (digital signal processor) 16, and a partial dual port RAM 20.例文帳に追加

携帯電話機は、アンテナ１１と、無線部１２と、ボタン操作部１３と、ＣＰＵ１４と、カメラ部１５と、ＤＳＰ１６と、パーシャル・デュアル・ポート・ＲＡＭ２０とから構成されている。 - 特許庁

This circuit is provided with two timers performing counting according to two clocks of a dual clock CPU, and forcibly shifts the transformer to an off-state according to a signal from the timer when the on-time of the transformer by the CPU is longer than specified time.例文帳に追加

デュアルクロックＣＰＵの２つのクロックによりそれぞれカウントをオｋなう２つのタイマを設け、ＣＰＵによるトランスのオン時間が所定の時関よりも長い時間オンしている時前記タイマからの信号で強制的にトランスをオフに移行させる。 - 特許庁

Status information collected in the process of processing in a DSP core 11 for controlling communications according to command information from a host CPU 3 is written from the DSP core side into a dual port RAM 12 to be simultaneously read from the host CPU side.例文帳に追加

ホストＣＰＵ３からのコマンド情報にしたがって通信を制御するＤＳＰコア１１での処理の過程で収集した状況情報を、ＤＳＰコア側からデュアルポートＲＡＭ１２に書き込み、同時にホストＣＰＵ側から読み出し可能とする。 - 特許庁

To provide a dual computer system for improving cost performance, reliability, and maintenance by making it possible to set an operation controller away from a CPU, and making it unnecessary to provide any cable.例文帳に追加

運転管理装置をＣＰＵから隔離した場所に設置可能とするとともにケーブルを不要とし、経済性、信頼性および保守性を向上させた２重系計算機システムを得る。 - 特許庁

CPU 1 writes the DSP program to dual port memory 3 for the program storage and sets the DMA start address, the number of DMA transfer bytes and the DMA transfer permission to DMAC 4.例文帳に追加

ＣＰＵ１はＤＳＰプログラムをプログラム格納用デュアルポートメモリ３に書込み、ＤＭＡＣ４にＤＭＡ開始アドレス、ＤＭＡ転送バイト数、ＤＭＡ転送許可を設定する。 - 特許庁

When a CPU 20 determines that a method of outputting to an external monitor 12 uses a single-channel output, of two outputs for dual-channel output the output of the channel not used is stopped.例文帳に追加

ＣＰＵ２０によって、外部モニタ１２に出力する方法がシングルチャネル出力であると判別されると、デュアルチャネル出力用の２つの出力のうち、使用しない方のチャネルの出力を中止する。 - 特許庁

At the same time, the event generation processing part 1122 stores a value of a CPU demand event counter 11331 as a timer processor starting event counter 11321 in a starting event counter storage part 1132 in a dual port memory 113.例文帳に追加

同時に、イベント生成処理部１１２２はデュアルポートメモリ１１３の起動イベントカウンタ記憶部１１３２に、タイマプロセッサ起動イベントカウンタ１１３２１としてＣＰＵ要求イベントカウンタ１１３３１の値を記憶する。 - 特許庁

At the time of accessing the address A of dual port RAM 10 on a CPU 50-side, for example, the address signal of the address A is stored in an access address register 51 and '1' displaying the middle of access in a flag register 52.例文帳に追加

例えばＣＰＵ５０側でデュアルポートＲＡＭ１０のＡ番地にアクセスする時、アクセスアドレスレジスタ５１にＡ番地のアドレス信号が、フラグレジスタ５２にアクセス中を表示する“１”がそれぞれ格納される。 - 特許庁

To provide a computer system, with a dual core microcomputer enabling a mode to be switched between a performance mode (a parallel operation) and a safety mode (a duplex comparison operation), capable of improving CPU processing efficiency in the performance mode by reducing a waiting time of CPU when the mode is switched from the performance mode to the safety mode.例文帳に追加

性能モード（並列動作）と安全モード（２重化比較動作）とを切り替え可能なデュアルコアマイコンにおいて、性能モードから安全モードに切り替える場合に、ＣＰＵの待機時間を短縮して、性能モードのＣＰＵ処理効率を向上させる計算機システムを提供する。 - 特許庁

When a healthy check request primitive sent from an EIF task of a main CPU 21 to a DPRAM (dual port RAM) handler 2e five times does not succeed and time required for the sending of the primitive exceeds a time-out interval, a message for resetting a CPU 22 is informed of from the EIF task 2a to a transmission management task 2d.例文帳に追加

メインＣＰＵ（中央処理装置）２１のＥＩＦタスク２ａからＤＰＲＡＭハンドラ２ｅにヘルシーチェック要求プリミティブが５回送出されても成功せず、所要時間がタイムアウト間隔を超えた場合、同ＥＩＦタスク２ａから伝送管理タスク２ｄへサブＣＰＵ２２をリセットする旨が通知される。 - 特許庁

A display device control part 7 writes the display data answering to the data inputted to the touch panel 2 and the display data from the CPU 9 respectively in dual port VRAM 5 and VRAM 6, and respectively reads out the display data from the dual port VRAM 5 and VRAM 6 to output the read out display data to a display device 8.例文帳に追加

表示装置制御部７が、タッチパネル２に入力されたデータに対応する表示データ及びＣＰＵ９からの表示データをデュアルポートＶＲＡＭ５及びＶＲＡＭ６にそれぞれ書き込み、デュアルポートＶＲＡＭ５及びＶＲＡＭ６から表示データをそれぞれ読み出し、読み出したこれらの表示データを表示装置８に出力する。 - 特許庁

To provide a control system for a CPU access space which excludes the trouble to control the discrimination of access to common memories of both systems by a specially provided register, etc., by enabling software to freely access the dual common memories without paying attention to the discrimination of access by dividing the access space of a CPU specially.例文帳に追加

ＣＰＵのアクセス空間を特別に分割することによって、ソフトウエアがアクセスの区別を意識すること無く二重化された共通メモリを自由にアクセスすることができることを可能とし、両系の共通メモリのアクセスの区別を特別に設けられたレジスタ等で制御する煩わしさを取り除いたＣＰＵアクセス空間の制御方式を提供することにある。 - 特許庁

To update a compression rate of data for inter-CPU communication corresponding to the data transfer amount to a printer engine, in a dual CPU printer controller that separately has the function of performing a PDL interpretation processing by receiving print data from a host computer and the function of performing color conversion of the data acquired by the PDL interpretation processing to transmit the converted data to a printer engine.例文帳に追加

本発明は、ホストコンピュータより印刷データを受信しＰＤＬ解読処理を行う機能と、ＰＤＬ解読処理を行ったデータを色変換しプリンタエンジンへ転送する機能とを、機能分離をしたデュアルＣＰＵプリンタコントローラにおいて、プリンタエンジンへのデータ転送量に応じて、ＣＰＵ間通信のデータの圧縮率を変更することを目的とする。 - 特許庁