「GaAS」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The grating constant of semiconductor crystal constituting a GaAs substrate 101 is increased, by leading the element of a different sort to the GaAs substrate 101 as a whole, by using a liquid phase epitaxial growth method (LPE method).例文帳に追加

異種元素をＧａＡｓ基板１０１の全体に液相成長法（ＬＰＥ法）を用いて導入することによって、ＧａＡｓ基板１０１を構成する半導体結晶の格子定数が増大する。 - 特許庁

A semiconductor substrate in which an n-AlGaAs layer and an n-GaAs layer are laminated on an n+GaAs layer constituting a channel area and whose main surface has a (100) plane, is prepared.例文帳に追加

チャネル領域を構成するｎ＋ＧａＡｓ層上に、ｎ−ＡｌＧａＡｓ層及びｎ−ＧａＡｓ層が積層された、主表面が（１００）面の半導体基板を用意する。 - 特許庁

In a method for forming this GaN film, a GaAs epitaxial layer is formed on a GaAs substrate by introducing AsH3 and TMG (process A), and a GaN buffer layer is formed by introducing DMHy and TMG (process B).例文帳に追加

ＡｓＨ_3とＴＭＧを導入してＧａＡｓ基板上にＧａＡｓエピタキシャル層を形成し（プロセスＡ）、ＤＭＨｙとＴＭＧを導入してＧａＮバッファ層を形成する（プロセスＢ）。 - 特許庁

An n-type GaAlAs buffer layer 14, an n-type GaAs substrate 16, an n-type GaAlAs clad layer 18, and a GaAs active layer 20 (emission region) are formed on an n-type electrode 12.例文帳に追加

ｎ形電極１２上にｎ型ＧａＡｌＡｓバッファ層１４、ｎ形ＧａＡｓ基板１６、ｎ形ＧａＡｌＡｓクラッド層１８、ＧａＡｓ活性層２０（発光領域）が形成されている。 - 特許庁

When a predetermined voltage is applied between a GaAs lower contact layer 111 and a GaAs upper contact layer 115 through an unillustrated wiring layer and a current flows, an AlGaAs active layer 113 emits light.例文帳に追加

図示しない配線層を介して、ＧａＡｓ下コンタクト層１１１と、ＧａＡｓ上コンタクト層１１５との間に所定の電圧が印加され電流が流れると、ＡｌＧａＡｓ活性層１１３が発光する。 - 特許庁

A channel layer 12 made up of n-type GaAs is formed on a semi-insulating GaAs substrate 11, and an undope AlGaAs layer 13 is formed on the channel 12.例文帳に追加

半絶縁性のＧａＡｓ基板１１の上にｎ型ＧａＡｓからなるチャネル層１２が形成され、チャネル層１２の上には、アンドープのＡｌＧａＡｓ層１３が形成されている。 - 特許庁

The semiconductor area 9 has a first portion 9a provided on the first area 3a of the GaAs substrate 3, and a second portion 9b provided on the second area 3b of the GaAs substrate 3.例文帳に追加

半導体領域９は、ＧａＡｓ基板３の第１の領域３ａ上に設けられた第１の部分９ａと、ＧａＡｓ基板３の第２の領域３ｂ上に設けられた第２の部分９ｂとを有する。 - 特許庁

In the semiconductor infrared radiation detecting element, in which a light absorption layer is laminated on a compound semiconductor substrate composed of GaAs or InP, the face orientation of the compound semiconductor substrate surface is set to (111)A plane.例文帳に追加

GaAs又はInPからなる化合物半導体基板上に光吸収層を積層した半導体赤外線検出素子において、前記化合物半導体基板表面の面方位を(111)A面とした。 - 特許庁

To provide a method for improving crystallization of a III-V group compound semiconductor, especially a GaAs group semiconductor, crystal-grown on a Si substrate and a method for manufacturing a light emitting device.例文帳に追加

Si基板上に結晶成長したIII-Ｖ族化合物半導体、特にGaAs系半導体の結晶性改善方法とその発光デバイスの作製方法を提供することを目的とする。 - 特許庁

The region of the base layer 4 adjacent to the first InGaP layer 5 is formed by a GaAs layer, and the region of the emitter contact layer 7 adjacent to the second InGaP layer is formed by the GaAs layer.例文帳に追加

第１ＩｎＧａＰ層５に隣接するベース層４の領域はＧａＡｓ層から形成され、第２ＩｎＧａＰ層６に隣接するエミッタコンタクト層７の領域はＧａＡｓ層から形成されている。 - 特許庁

In this light emitting thyristor, AlGaAs layers are epitaxially grown by changing Al composition from 0 through 0.1, 0.2, and 0.3 to 0.35 on a GaAs buffer layer 12 on a GaAs substrate 10.例文帳に追加

ＧａＡｓ基板１０上のＧａＡｓバッファ層１２の上に、Ａｌ組成を０，０．１，０．２，０．３，０．３５のように変化させながらＡｌＧａＡｓ層をエピタキシャル成長する。 - 特許庁

A GaAs substrate 200 is rotated, and a photosensitive silicone resist 260 is applied on a surface of the GaAs substrate 200, to fill the inside of a hole 310 for forming via hole with the photosensitive silicone resist 260.例文帳に追加

ＧａＡｓ基板２００を回転させるとともに、ＧａＡｓ基板２００表面に感光性シリコーンレジスト２６０を塗布し、ビアホール形成用の穴３１０内部に感光性シリコーンレジスト２６０を埋め込む。 - 特許庁

After a resist layer 6 is formed via the heat-resisting ultraviolet light peeling tape 5, the GaAs substrate 1 is removed (peeled off) from the semiconductor layer 2 by the wet etching method, in a state with the substrate 1 stuck to the support.例文帳に追加

耐熱性紫外光剥離テープ５の周辺にレジスト層６を形成した後に、この貼り付けられた状態でGaAs基板１を半導体層２からウェットエッチング法により除去（剥離）する。 - 特許庁

In the trap layer 13, when an InAs layer grows on a GaAs layer or InGaAs layer, quantum dots of InAs are formed in a self-organized manner on the GaAs or InGaAs layer.例文帳に追加

該トラップ層１３は、ＧａＡｓ層又はＩｎＧａＡｓ層の上にＩｎＡｓ層を成長する場合に、ＧａＡｓ層又はＩｎＧａＡｓ層の上に、ＩｎＡｓからなる量子ドットが自己組織的に形成される。 - 特許庁

The p-GaAs cap layer 6 and the p-AlGaAs clad layer 5, and the p-GaAs cap layer 26 and the p-AlGaInP clad layer 25 have a chevrony shape when viewed from the cleavage plane.例文帳に追加

へき開面から見たｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５の形状、並びにｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の形状は、山状にしてある。 - 特許庁

Then, a GaAs well 106 and a Ge well 110 are formed on the semi-insulation GaAs layer 102b for electrical isolation by thermal oxide and/or flowing oxide (HSQ) 112.例文帳に追加

次いで、半絶縁性ＧａＡｓ層１０２ｂの上にＧａＡｓウエル１０６及びＧｅウエル１１０を形成し、熱酸化物及び／又は流動可能酸化物（ＨＳＱ）１１２によって電気的に分離させる。 - 特許庁

The optical semiconductor device comprises a plurality of LEDs 2 separately formed from one another on a GaAs substrate 1, and a plurality of light extractions 3 formed corresponding to the individual LEDs 2.例文帳に追加

本発明に係る光半導体装置は、GaAs基板１上に互いに分離して形成される複数のLED２と、これら複数のLED２のそれぞれに対応して設けられる複数の光取り出し部３とを備えている。 - 特許庁

To prevent generation of bubbles and obtain a specified size of a GaAs single crystal in a high yield in a method of producing a conductive impurities-doped GaAs semiconductive single crystal by utilizing a PBN board.例文帳に追加

ＰＢＮボートを用いて導電性不純物をドープしたＧａＡｓ半導体単結晶を製造する方法において、気泡の発生を防止し、規定サイズのＧａＡｓ単結晶を高い歩留まりで得ること。 - 特許庁

An arsenic coating layer 12 is formed by decomposing GaAs powder or the GaAs crystal to put As on an Si substrate 11, while the N-type Si substrate 11 of a low resistance is placed in the high temperature reduction atmosphere.例文帳に追加

低抵抗のＮ型のＳｉ基板１１が高温還元雰囲気中に置かれた状態で、ＧａＡｓ粉末あるいはＧａＡｓ結晶を分解してＳｉ基板１１上に砒素を付着させ、砒素被覆層１２を形成する。 - 特許庁

A seed crystal 7 attached to the lower end of a pulling shaft 3 is brought into contact with the GaAs melt 9 and the seed crystal 7 is pulled while rotating the crucible 5 to produce a GaAs single crystal 10.例文帳に追加

その後、ＧａＡｓ融液９に引上軸３の下端に取り付けた種結晶７を接触させ、ルツボ５を回転させながら種結晶７を引き上げてＧａＡｓ単結晶１０を製造する。 - 特許庁

A GaAs buffer layer 12, a channel layer 13, a spacer layer 14, an electron supply layer 15 and a barrier layer 16 for constituting an active layer of a HEMT are laminated sequentially, for example, on a semi-insulating GaAs substrate 11.例文帳に追加

例えば半絶縁性ＧａＡｓ基板１１上に、ＨＥＭＴの能動層を構成するＧａＡｓバッファ層１２、チャネル層１３、スペーサ層１４、電子供給層１５、障壁層１６が順に積層されている。 - 特許庁

The GaAs substrate 16 (semiconductor substrate) is immersed in Pd, causing activation of a liquid 28 (palladium chloride) containing Pd ions, and Pd catalyst 30 is made to adhere to a surface of the GaAs substrate.例文帳に追加

Ｐｄイオンを含むＰｄ活性化液２８（塩化パラジウム）にＧａＡｓ基板１６（半導体基板）を浸漬してＧａＡｓ基板の表面にＰｄキャタリスト３０を付着させる。 - 特許庁

Next, the GaAs substrate to which the Pd catalyst is made to adhere to the surface is immersed in Pd electroless plating solution 42, and a Pd plated film 44 is formed on the GaAs substrate.例文帳に追加

次に、表面にＰｄキャタリストが付着されたＧａＡｓ基板をＰｄ無電解めっき液４２に浸漬してＧａＡｓ基板上にＰｄめっき膜４４を形成する。 - 特許庁

On a portion of a substrate 10 made of n-type GaAs, a composition modulation buffer layer 20 made of n-type GaAs_xN_1-x (0≤x≤1) mixed crystal is formed.例文帳に追加

ｎ型ＧａＡｓからなる基板１０上の一部に、ｎ型ＧａＡｓ_ｘＮ_１−ｘ（０≦ｘ≦１）混晶からなる組成変調バッファ層２０が形成されている。 - 特許庁

In this manufacturing method, a first insulated film 12 of a thickness 100 nm is formed at a side of a source of a GaAs substrate 10, and the first insulated film 12 of thickness 300 nm is formed at a side of a drain of the GaAs substrate 10 across a recess 16.例文帳に追加

ＧａＡｓ基板１０のソース側に１００ｎｍの厚さの第１絶縁膜１２を形成し、リセス１６を挟んだＧａＡｓ基板１０のドレイン側に３００ｎｍの厚さの第１絶縁膜１２を形成する。 - 特許庁

Since the refractive index n(Al_2O_3) of Al_2O_3 is 1.67 and the refractive index n(GaAs) of GaAs is 3.51 for a light having a wavelength of 1.3 μm, the difference in the refractive index Δn is 1.85.例文帳に追加

１．３μｍの波長を有する光に対するＡｌ_２Ｏ_３の屈折率ｎ（Ａｌ_２Ｏ_３）は１．６７であり、ＧａＡｓの屈折率ｎ（ＧａＡｓ）は３．５１であるので、これらの屈折率差Δｎは１．８５である。 - 特許庁

The ITO electrode layers 8 and 10 are made in such form as to form cover both main surfaces 17 and 18, severally, of the luminous layer part 24 all over, together with the p-type GaAs layer 7 and the n-type GaAs layer 9.例文帳に追加

ＩＴＯ電極層８，１０は、ｐ型ＧａＡｓ層７及びｎ型ＧａＡｓ層９とともに、発光層部２４の両主表面１７，１８のそれぞれ全面を覆う形にて形成されている。 - 特許庁

To provide a method for manufacturing a GaAs single crystal substrate, by which the generation of a columnar residual material in a via hole can be suppressed in a process for forming the via hole in a semiconductor substrate by dry etching; and to provide the GaAs single crystal substrate.例文帳に追加

ドライエッチングによる半導体基板へのビアホール形成プロセスにおいて、柱状の残留物をビアホール中に発生させないＧａＡｓ単結晶基板の製造方法及びＧａＡｓ単結晶基板を提供する。 - 特許庁

A cavity 15 is formed by selectively etching the GaAs crystal of the substrate 11 from the lateral direction in the interface between the conductive layer 12 and the substrate 11, in which misfit transitions exist at a high density due to the difference in lattice constant between the InAs and GaAs.例文帳に追加

ＩｎＡｓとＧａＡｓの格子定数差から界面に高密度のミスフィット転移が存在しているＧａＡｓ結晶を選択的に横方向からエッチングすることにより空孔１５を形成している。 - 特許庁

Between the second GaP light extraction layer 90 and the light emitting layer 24, a connection layer 91 composed of GaAs_XP_1-X (where, X is GaAs mixed crystal ratio: 0<X<1) is provided.例文帳に追加

そして、第二のＧａＰ光取出層９０と発光層部２４との間に、ＧａＡｓ_ＸＰ_１−Ｘ（ただし、ＸはＧａＡｓ混晶比：０＜Ｘ＜１）からなる接続層９１を設ける。 - 特許庁

Thus, a p-type active layer 2a, formed of p-type GaAs is formed on the flat parts 1a and 1c and an n-type active layer 2b formed of n-type GaAs, is formed on the inclination part 1b.例文帳に追加

それにより、平坦部１ａ，１ｃ上にｐ型ＧａＡｓからなるｐ型活性層２ａが形成され、傾斜部１ｂ上にｎ型ＧａＡｓからなるｎ型活性層２ｂが形成される。 - 特許庁

To provide a semiconductor device capable of preventing floating capacitance and capable of achieving high speed and low power consumption by forming an element on a GaAs layer formed above a cavity in a GaAs device, and to provide a method of manufacturing the same.例文帳に追加

ＧａＡｓデバイスにおいて、空洞上に浮遊するＧａＡｓ層に素子形成を行うことにより、浮遊容量を抑え、高速化・低電力化を図ることが可能な半導体装置とその製造方法を提供する。 - 特許庁

First, a GaAs solar cell layer (bottom cell) 12 is formed, then a P-type AlGaAs layer 132 is doped with carbon for the formation of a tunnel-junction layer 13, and an InGaP solar cell layer (top cell) 15 is formed thereon.例文帳に追加

先ずGaAs太陽電池層（ボトムセル）１２を形成し、次にp型AlGaAs層１３２に炭素を添加したトンネル接合層１３を形成し、その上にInGaP太陽電池層（トップセル）１５を形成する。 - 特許庁

To strain-compensate the compression strain, InGaAs/GaAs barrier layers 3, 5, 7 and 9 including a GaAs layer as a tensile strain are stacked and formed among the quantum well layers 4, 6 and 8.例文帳に追加

この圧縮歪を歪補償するため、引張り歪となるＧａＡｓ層を含むＩｎＧａＡｓ／ＧａＡｓ障壁層３，５，７，９を、量子井戸層４，６，８の間に積層形成する。 - 特許庁

With the use of a GaAs substrate 1 of (411)A surface, an AlGaAs/GaAs compound semiconductor thin film is grown with a substrate temperature 200 to 300°C and V/III ratio of 4 to 10.例文帳に追加

（４１１）Ａ面のＧａＡｓ基板を用い、基板温度が２００〜３００℃、Ｖ／ＩＩＩ比が４〜７で、ＡｌＧａＡｓ／ＧａＡｓ系化合物半導体薄膜を成長させる。 - 特許庁

A conductive layer 17 consisting of the n-type GaAs layer is formed on the resistance layer 13 via a high resistance barrier layer 16 consisting of the i-type GaAs layer.例文帳に追加

この抵抗層１３上には、ｉ型ＧａＡｓ層からなる高抵抗バリア層１６を介して、ｎ型ＧａＡｓ層からなる導電層１７が形成されている。 - 特許庁

A first doped layer 6 of n-GaAs, a side-etching prevention layer 7 of Al0.22Ga0.78As, and a second doped layer 8 of n-GaAs, are sequentially grown on a layer 5 of n-Al0.22Ga0.78As.例文帳に追加

ｎ−Ａｌ_0.22Ｇａ_0.78Ａｓ層５上にｎ−ＧａＡｓ第１ドープ層６、Ａｌ_0.22Ｇａ_0.78Ａｓサイドエッチング防止層７およびｎ−ＧａＡｓ第２ドープ層８が順に積層される。 - 特許庁

The strain layer 5 is so bent in a region 12 under the recessed part 10 as to relax the strain attributable to the difference of the lattice constant between the InGaAs layer 3 and the GaAs layer 4, so that the constituent element layer 6A is raised vertically to the GaAs substrate 1.例文帳に追加

ＩｎＧａＡｓ層３とＧａＡｓ層４との格子定数の差に起因する歪を緩和するように歪層５が凹部１０の下方の領域１２で湾曲し、構成要素層６ＡがＧａＡｓ基板１に対して垂直に起立する。 - 特許庁

The surface 1c of the reinforcing plate 1 exposed from a GaAs substrate 3 is covered with the mask jig 101 and coated when the rear 3b of the GaAs substrate 3 is coated with a positive resist 4 for forming a desired resist pattern.例文帳に追加

ＧａＡｓ基板３の裏面３ｂに所望のレジストパターンを形成するための、ポジ型レジスト４を塗布する際、ＧａＡｓ基板３から露出した補強板１の表面１ｃをマスク治具１０１で被覆して塗布する。 - 特許庁

An SiO2 film 20 is formed on these layers and the SiO2 film 20 in a stripe region with about 3 μm width is removed, and the n-GaAs cap layer 19 and the n-Alx4Ga1-x4As current constriction layer 18 are etched with as a mask of the SiO2 film 20.例文帳に追加

この上に、SiO_2膜20を形成し、3μｍ程度の幅のストライプ領域のSiO_2膜20を除去し、SiO_2膜20をマスクとしてn-GaAsキャップ層19およびn-Al_x4Ga_1_-x4As電流狭窄層18をエッチングする。 - 特許庁

An i-GaAs buffer layer 2, an i-AlGaAs buffer layer 3, a disorder GaInP layer 4, an order GaInP layer 5, and an n-type dope GaInP 6 layer are successively formed on a GaAs board 1.例文帳に追加

ＧａＡｓ基板１上に、ｉ−ＧａＡｓバッファ層２、ｉ−ＡｌＧａＡｓバッファ層３、ディスオーダＧａＩｎＰ層４、オーダＧａＩｎＰ層５及びｎ型ドープＧａＩｎＰ層６を順次形成する。 - 特許庁

According to the structure, the interdiffusion of Ga and As in the p-type GaAs layer 1 and Au in the metallic layer 5 is prevented while the fluctuation of the resistivity of the ohmic electrode 6 can be suppressed at a small value under the high-temperature and high-humid environment.例文帳に追加

上記構造とすることにより、ｐ型GaAs層１のGa、Asと、金属層５のAuの相互拡散を防止するとともに、高温・高湿環境下において、オーミック電極６の抵抗率の変動を小さく抑えることができる。 - 特許庁

To provide a vapor phase growing method of III-V compound semicon ductor, which makes vapor phase growth method of a semiconductor crystal layer closer to the lattice constant of an InP substrate more than that for one with GaAs substrate on the GaAs substrate.例文帳に追加

ＧａＡｓ基板上に、ＧａＡｓ基板の格子定数よりもＩｎＰ基板の格子定数に近い半導体結晶層を気相成長させるIII−Ｖ族化合物半導体の気相成長法をを提供する。 - 特許庁

An etching stop layer 11 consisting of GaInP and a ridge part forming layer 12 consisting of GaAs are made on a GaAs substrate 10, and they are etched through a stripe-formed insulating film.例文帳に追加

ＧａＡｓ基板１０の上にＧａＩｎＰよりなるエッチングストップ層１１、ＧａＡｓよりなるリッジ部形成層１２を形成し、ストライプ形状の絶縁膜を介してエッチングする。 - 特許庁

On flat portions 1a, 1c and an inclined portion 1b of a GaAs substrate 1, which comprise respectively (311) A planes and a (100) A plane, GaAs layers, doped with Si of an amphoteric impurity, are formed respectively by epitaxial growths.例文帳に追加

ＧａＡｓ基板１の（３１１）Ａ面からなる平坦部１ａ，１ｃ上および（１００）Ａ面からなる傾斜部１ｂ上にエピタキシャル成長により両性不純物であるＳｉがドープされたＧａＡｓ層が形成される。 - 特許庁