「Gate terminal」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A pad electrode 8 on the end on one side of the ends of the resistor 7 is connected with the land 11 and a terminal 13, a pad electrode 9 on the side of the other end of the resistor 7 is connected with a terminal 14, and a gate electrode 5C which forms an input terminal of an electronic circuit is connected with a terminal 15.例文帳に追加

そして、抵抗７の一端側のパッド電極８はランド１１、端子１３に接続し、他端側のパッド電極９は端子１４に接続し、電子回路の入力端子をなすゲート電極５Ｃは端子１５に接続する。 - 特許庁

Each pixel PX includes a first power supply terminal, a second power supply terminal, a display element, a driving transistor DR and a holding capacitance C connected to the gate of the driving transistor.例文帳に追加

各画素ＰＸは、第１電源端子と、第２電源端子と、表示素子と、駆動トランジスタＤＲと、駆動トランジスタのゲートに接続された保持容量Ｃと、を有している。 - 特許庁

The second transistor has a first terminal electrically connected to the gate and has a second terminal electrically connected to the output of the readout circuit via the second switch.例文帳に追加

第２のトランジスタは、第１の端子がゲートに電気的に接続され、第２の端子が第２のスイッチを介して読み出し回路の出力に電気的に接続されている。 - 特許庁

The package includes an external control terminal connected with the gate terminal, and first and second external current terminals connected with the first and second current terminals, respectively.例文帳に追加

パッケージは、ゲート端子に接続されるべき外部制御端子、第１及び第２の電流端子がそれぞれ接続される第１及び第２の外部電流端子を有する。 - 特許庁

As the result, the rat's nest (a first terminal, a second terminal, and the selected route) and a character string (the number of logical gate elements m, the smallest number of flip-flop N) are displayed at a display unit.例文帳に追加

その結果、ラッツネスト（第１端子、第２端子及び選択経路）と、文字列（論理ゲート素子数ｍ、最小フリップフロップ数Ｎ）とを表示装置に表示する。 - 特許庁

To enable an account process of a toll road to be performed using a mobile terminal, and to enable the mobile terminal to be used for another usage when passing through an ETC gate.例文帳に追加

携帯端末を用いた有料道路の課金処理を可能にするとともに、ＥＴＣゲート通過時に携帯端末を他の用途に使うことを可能にする。 - 特許庁

Then, the n-type polysilicon layer 4 and the p-type polysilicon layer 5 are connected to a gate terminal 7, and the N well 2 is connected through a P^+-diffuse layer 3 to an SD terminal 8.例文帳に追加

そして、Ｎ型ポリシリコン層４及びＰ型ポリシリコン層５をゲート端子７に接続し、Ｎウエル２をＰ^＋拡散層３を介してＳＤ端子８に接続する。 - 特許庁

In a container terminal 12, the chassis S is moved to the handling position 14B of the container C after a driver of a truck T receives a portable terminal 24 at an entrance gate 22.例文帳に追加

コンテナターミナル１２では、トラックＴのドライバーが入場ゲート２２で携帯端末２４を受取ってから、シャーシＳをコンテナＣの荷役位置１４Ｂまで進行させる。 - 特許庁

The second transistor has a first terminal electrically connected to a gate, and has a second terminal electrically connected to an output of the reading circuit through the second switch.例文帳に追加

第２のトランジスタは、第１の端子がゲートに電気的に接続され、第２の端子が第２のスイッチを介して読み出し回路の出力に電気的に接続されている。 - 特許庁

A capacitor having one terminal electrically connected to the gate terminal of the transistor is provided, and thus switching of the transistor is controlled via the capacitor.例文帳に追加

加えて、一方の端子が当該トランジスタのゲート端子に電気的に接続される容量素子を設け、当該容量素子を介して当該トランジスタのスイッチングを制御する。 - 特許庁

The first transistor has a first terminal electrically connected to a gate, and has a second terminal electrically connected to an output of the reading circuit through the first switch.例文帳に追加

第１のトランジスタは、第１の端子がゲートに電気的に接続され、第２の端子が第１のスイッチを介して読み出し回路の出力に電気的に接続されている。 - 特許庁

N-channel type charge transfer MOS transistors T_0 to T_M with short-circuited gate and drain are connected in series between an input terminal IN and an output terminal OUT.例文帳に追加

入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ_０〜Ｔ_Ｍが直列接続されている。 - 特許庁

The NMOS 154 has a gate controlled by a display voltage Vdata given from a reference voltage generation circuit 140 to draw an output current Iout from an output terminal OUT to a ground terminal GND.例文帳に追加

NMOS１５４は、基準電圧生成回路１４０から与えられる表示電圧Vdataによりゲート制御され、出力端子OUTからグランド端子GNDへ出力電流Ioutを引き込む。 - 特許庁

An output terminal (N1) of the comparator COMP2 is connected to a delay circuit DL, and an output terminal (N2) of the delay circuit DL is connected to a logical product gate circuit AND1.例文帳に追加

比較器ＣＯＭＰ２の出力端子（Ｎ１）は遅延回路ＤＬに接続され、遅延回路ＤＬの出力端子（Ｎ２）が論理積ゲート回路ＡＮＤ１に接続される。 - 特許庁

The current limiting circuit 92 includes a transistor 92a and FET 92b, and the collector terminal of the transistor 92a and the gate terminal of the FET 92b are electrically connected with each other.例文帳に追加

電流制限回路９２は、トランジスタ９２ａと、ＦＥＴ９２ｂとを備え、トランジスタ９２ａのコレクタ端子と、ＦＥＴ９２ｂのゲート端子が電気的に接続されている。 - 特許庁

A source 2S of the MOS transistor 2 is connected to a negative power terminal 9, and a gate 2G is connected to a second bias terminal 7 to which a second bias voltage is supplied.例文帳に追加

ＭＯＳトランジスタ２のソース２Ｓは、負の電源端子９に接続され、ゲート２Ｇは、第２のバイアス電圧が供給される第２のバイアス端子７に接続される。 - 特許庁

In the first program operation, the first program circuit breaks down the gate insulation film by applying first program voltage between the first terminal and the second terminal.例文帳に追加

第１プログラム動作において、第１プログラム回路は、第１端子と第２端子との間に第１プログラム電圧を印加することによってゲート絶縁膜を破壊する。 - 特許庁

A clamp circuit 11 insulates a gate terminal 47 from a GND terminal 3 when at least either of the first detection signal and the second detection signal is output.例文帳に追加

クランプ回路１１は、第１検出信号及び第２検出信号の少なくとも一方が出力されているときはゲート端子４７をＧＮＤ端子３とは絶縁する。 - 特許庁

A selection circuit 22 receiving a Select signal selectively connects a gate terminal 23 of an NMOS transistor 21 (TR) or a substrate voltage terminal 24 to a semiconductor substrate (or well) 25.例文帳に追加

選択回路２２は、Select信号によって、ＮＭＯＳトランジスタ２１のゲート端子２３あるいは基板電圧端子２４を半導体基板(またはウェル)２５に切り換え接続する。 - 特許庁

A gate way device 40 has a circuit ensuring section 42 ensuring a circuit on the basis of one discriminating number to the communication with the transmission terminal and the reception terminal.例文帳に追加

ゲートウェイ装置４０は、発信端末と着信端末との通信に対して、１つの識別番号に基づき、回線を確保する回線確保部４２を備える。 - 特許庁

Furthermore, the device is constituted by allowing a terminal part 9 including this control electrode terminal 103, the gate terminals 105 and drain terminals 107 to be arranged on the sides of the outer sides 111 of a substrate panel.例文帳に追加

この制御電極端子１０３とゲート端子１０５、ドレイン端子１０７を含む端子部１０９を、基板パネルの外側１１１の辺に配置して構成している。 - 特許庁

A resistor R72 and a capacitor C74 serially connected to each other are connected between the drain terminal and the gate terminal of the MOSFET 50 and the oscillation of an output voltage is suppressed.例文帳に追加

ＭＯＳＦＥＴ５０のドレイン端子とゲート端子間に、互いに直列接続された抵抗Ｒ７２及びキャパシタＣ７４を接続し、出力電圧の発振を抑制する。 - 特許庁

In this semiconductor integrated circuit having a constant current circuit, the constant current circuit is provided with a plurality of constant current elements each having a gate terminal and a source terminal in common.例文帳に追加

定電流回路を備えた半導体集積回路において、前記定電流回路は、ゲート端子とソース端子とを共通する複数の定電流素子を備える。 - 特許庁

The power supply terminal of a digital amplifier circuit 81 composed of a CMOS gate circuit or the like is connected between a power supply terminal 85, to which a power supply voltage is supplied, and the ground.例文帳に追加

電源電圧が供給される電源端子８５と接地間にＣＭＯＳゲート回路等からなるディジタル増幅回路８１の電源端子が接続される。 - 特許庁

The potential of the output terminal 3 of a three-state logic 1 enabling an enable terminal 4 with an active low is detected by the transfer gate 9 of an enable control generating circuit 5.例文帳に追加

イネーブル端子４がアクティブロウでイネーブル状態となる３ステートロジック１の出力端子３の電位は、イネーブル制御生成回路５のトランスファゲート９で検出される。 - 特許庁

Next, when an external connection terminal A3 is connected with an external connection terminal B7, the line of the gate control signal Sg becomes a circuit form in which the line is connected to the power supply VCC and the ground GND.例文帳に追加

次に、外部接続端子Ａ３と外部接続端子Ｂ７が接続されると、ゲート制御信号Ｓｇのラインは、電源VCCとグランドGNDに接続される回路形態となる。 - 特許庁

The first transistor has a first terminal electrically connected to a gate and has a second terminal electrically connected to an output of the readout circuit via the first switch.例文帳に追加

第１のトランジスタは、第１の端子がゲートに電気的に接続され、第２の端子が第１のスイッチを介して読み出し回路の出力に電気的に接続されている。 - 特許庁

To reduce a switching noise by suppressing an increase in a switching loss of driving a voltage driving type power element having an emitter terminal for a gate drive and a main emitter terminal in a drive circuit, and to facilitate a protection at a vertical short circuiting time.例文帳に追加

ゲートドライブ用エミッタ端子と主エミッタ端子をもつ電圧駆動型パワー素子のドライブに、スイッチングロスの増大を抑制しながらスイッチングノイズの低減を図る。 - 特許庁

The predetermined voltage Vref and a voltage Vg of the gate 11 are respectively inputted to a non-inverting input terminal and an inverting input terminal of the switch control circuit 3.例文帳に追加

スイッチ制御回路３の非反転入力端子および反転入力端子には、それぞれ所定の電圧Ｖｒｅｆおよびゲート部１１の電圧Ｖｇが入力される。 - 特許庁

A counter 7 to which reset signals are inputted from the reset terminal 10 through the OR gate 12 outputs the signals of the L level to the reset terminal of the RS flip-flop 20.例文帳に追加

リセット端子１０からリセット信号をＯＲゲート１２を介して入力されたカウンタ７は、ＲＳフリップフロップ２０のリセット端子にＬレベルの信号を出力する。 - 特許庁

The TFT used as the protective diode is a so-called diode connection TFT whose first terminal or second terminal is connected to a gate electrode.例文帳に追加

なお保護ダイオードとして用いるＴＦＴは、その第１の端子または第２の端子のいずれか一方がゲート電極と接続された、所謂ダイオード接続のＴＦＴである。 - 特許庁

The reset signal outputted from the dummy stage is inputted to the reset terminal of each of a plurality of drive stages, and the dummy gate signal is provided to a control terminal of the last drive stage.例文帳に追加

ダミーステージから出力されたリセット信号は、複数の駆動ステージのリセット端子に入力され、ダミーゲート信号は、最後の駆動ステージの制御端子に提供される。 - 特許庁

A control signal S is applied from the outside to a control terminal (gate terminal in the case of an MOS transistor) for turning on/off the switching element 1 to perform the on/off control of the switching element 1.例文帳に追加

このスイッチング素子１をオンオフさせるための制御端子（ＭＯＳトランジスタの場合、ゲート端子）に外部から制御信号Ｓを与えてオンオフ制御する。 - 特許庁

A difference of voltage in between the gate terminal and the source terminal of the transistor 101 is not lower than the threshold voltage of the transistor 101, and not higher than the breakdown voltage of the transistor 101.例文帳に追加

また、トランジスタ１０１のゲート端子とソース端子の電位差が、トランジスタ１０１の閾値電圧以上であり、且つトランジスタ１０１の絶縁耐圧以下である。 - 特許庁

By means of ultrasonic bonding, direct bonding is applied using B'g wire 2s for the source electrode made of aluminum to the plate 6 and the lead frame terminal 3s for the source electrode, and using B'g wire 2g for a gate electrode made of aluminum to the gate electrode 4g and the lead frame terminal 3g for the gate electrode respectively, and power MOSFET 1 is manufactured.例文帳に追加

プレート６およびソース電極用リードフレーム端子３ｓ、ゲート電極４ｇおよびゲート電極用リードフレーム端子３ｇを、それぞれアルミニウム製のソース電極用Ｂ’ｇワイヤ２ｓおよびゲート電極用Ｂ’ｇワイヤ２ｇを用いて超音波接合により直接接続して、パワーＭＯＳＦＥＴ１を製造する。 - 特許庁

When the voltage between the power supply terminal 1 and GND terminal 2 is equal to or lower than the upper-limit voltage Vmax, the first gate control portion 4 is placed in an electrically nonconductive state, so a current is prevented from flowing back from the gate of the NMOS transistor 7 to the first wiring 11 through the first gate control portion 4, thereby preventing the gate voltage of the NMOS transistor 7 from dropping.例文帳に追加

一方、電源端子１とＧＮＤ端子２との間の電圧が上限電圧Ｖｍａｘ以下のときに第１のゲート制御部４を非通電状態にするので、ＮＭＯＳトランジスタ７のゲートから第１のゲート制御部４を経由して第１の配線１１へ電流が逆流することを防止でき、ＮＭＯＳトランジスタ７のゲート電圧の降下を防止できる。 - 特許庁

A bulk potential corresponding to the threshold voltage is generated by connecting a bulk terminal (b) of a transistor T2 whose threshold voltage is to be controlled to a gate terminal (g) of a diode connection type transistor T1 having its gate terminal (g) and drain terminal (d) short circuited, and thus the absolute value and variance width of the threshold are suppressed.例文帳に追加

しきい値電圧を制御したいトランジスタＴ２のバルク端子ｂを、同しきい値電圧を有し、ゲート端子ｇとドレイン端子ｄを短絡したダイオード接続型のトランジスタＴ１のゲート端子ｇと接続することで、しきい値電圧に応じたバルク電位を発生させ、しきい値の絶対値及びばらつき幅を抑制することを可能とする。 - 特許庁

A negative voltage power supply control circuit 100 includes a resistor R connected between a positive voltage control voltage input terminal Vcont and a GND connection terminal and a PMOS transistor M1 whose source is connected to the positive voltage control voltage input terminal Vcont, gate is connected to the GND connection terminal, and back gate is connected to a source potential.例文帳に追加

負電源制御回路１００は、正電圧の制御電圧入力端子ＶｃｏｎｔとＧＮＤ接続端子との間に接続された抵抗Ｒと、ソースを正電圧の制御電圧入力端子Ｖｃｏｎｔに接続し、ゲートをＧＮＤ接続端子に接続し、かつ、バックゲートをソース電位に接続するＰＭＯＳトランジスタＭ１とを備える。 - 特許庁

A Darlington amplifier is constituted by connecting a gate terminal of a first primary stage source grounding MOSFET (metal oxide semiconductor field effect transistor) 51 with a transmission track 1 on the input side, connecting a drain terminal with a gate terminal of a first rear stage source grounding MOSFET 52 and connecting a drain terminal of the first rear stage source grounding MOSFET 52 with a transmission track 3 on the output side.例文帳に追加

第１の初段ソース接地ＭＯＳＦＥＴ５１のゲート端子を入力側伝送線路１に接続し、ドレイン端子を第１の後段ソース接地ＭＯＳＦＥＴ５２のゲート端子に接続し、第１の後段ソース接地ＭＯＳＦＥＴ５２のドレイン端子を出力側伝送線路３に接続し、ダーリントン増幅器を構成する。 - 特許庁

In a three-pole type field emission element, the field emission element has a gate electrode 205, an emitter 204, and an anode 207, and is constituted so as to connect a resistance 209 between the gate electrode 205 and an external terminal 206 of this gate electrode.例文帳に追加

三極型電界放出素子において、ゲート電極２０５と、エミッタ２０４と、アノード２０７とを有する電界放出素子において、ゲート電極２０５とこのゲート電極の外部端子２０６との間に抵抗体２０９を接続する構成とした。 - 特許庁

The second NMOS transistor 17 connects one end of the current passage to the first terminal and connects the other end and a gate to the gate of the first NMOS transistor and has a gate oxide film having a thickness thinner than the first NMOS transistor.例文帳に追加

第２ＮＭＯＳトランジスタ１７は、電流通路の一端が上記第１の端子に接続され、電流通路の他端及びゲートが第１ＮＭＯＳトランジスタのゲートに接続され、上記第１ＮＭＯＳトランジスタよりも薄いゲート酸化膜を有する。 - 特許庁

An IC tag 5 storing content information is bonded on the cargo 3, and radio communication terminal units using the Blue Tooth technique are installed in an IC tag gate system 7, a pallet 11, a pallet gate system 12, a truck 15, and a gate system 19, respectively.例文帳に追加

貨物３に内容情報を格納したＩＣタグ５を貼付し、ＩＣタグゲートシステム７とパレット１１、パレットゲートシステム１２、トラック１５、及びゲートシステム１９にそれぞれＢｌｕｅ Ｔｏｏｔｈ技術等を用いた無線通信端末を設置する。 - 特許庁

The output unit includes a logic gate directly connected to the external output terminal and an input terminal of the logic gate receives the second external input signal and the signal stored in the storage.例文帳に追加

そして、前記出力部は前記外部出力端子に直接接続される論理ゲートから構成され、前記論理ゲートの入力端子は前記第２外部入力信号と前記格納部に格納された信号とが入力されるようにできる。 - 特許庁

A first pass gate transistor is connected between a conductive terminal of a first transistor and a first bit line of paired bit lines, and a second pass gate transistor is connected between the conductive terminal of a second transistor and a second bit line of the paired bit lines.例文帳に追加

第一パスゲートトランジスタが第一トランジスタの導通端子とビット線対のうちの第一ビット線との間に結合されており、第二パスゲートトランジスタが第二トランジスタの導通端子とビット線対のうちの第二ビット線との間に結合されている。 - 特許庁

Furthermore, gate terminals G of the latch circuits 11, 13, 15, and 17 of odd number stages are connected to a clock input terminal ICLK, and gate terminals G of the latch circuits 12, 14, 16, and 18 of even number stages are connected to the clock input terminal ICLK via a inverter 19.例文帳に追加

また、奇数段目のラッチ回路１１，１３，１５，１７のゲート端子Ｇは、クロック入力端子Ｉ_CLK に接続され、偶数段目のラッチ回路１２，１４，１６，１８のゲート端子Ｇは、インバータ１９を介してクロック入力端子Ｉ__CLK に接続されている。 - 特許庁