「Gate terminal」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The terminal (b) of the holding capacitor Cp is connected to the same scanning line (one of Y1 to Ym) as the gate of the corresponding TR Qs.例文帳に追加

保持用キャパシタＣｐの端子ｂは対応するトランジスタＱｓのゲートと同じ走査線（Ｙ１〜Ｙｍの一つ）に接続されている。 - 特許庁

Drain and source of a 2nd transistor Q12 are connected to the output terminal OUT and the gate of the 1st transistor Q11, respectively.例文帳に追加

第２のトランジスタＱ１２は、出力端子ＯＵＴと第１のトランジスタＱ１１のゲートに各々ドレインとソースが接続されている。 - 特許庁

At least one of the gate driving circuit and the data driving circuit contains a correcting resistance connected to each output terminal.例文帳に追加

ゲート駆動回路とデータ駆動回路のうちの少なくとも一つは出力端子各々に連結されている補正用抵抗を含む。 - 特許庁

The voltage stepped down by the step-down circuit 211 is inputted to a gate terminal of the FET Q23 connected in series to a light bulb 300.例文帳に追加

降圧回路２１１が降圧した電圧は、電球３００と直列に接続したＦＥＴＱ２３のゲート端子に入力する。 - 特許庁

A first terminal T1 is connected to a drain (or a source) of a MOS-FET (Q11) whose back gate is separated through a capacitor C11.例文帳に追加

第１の端子Ｔ1が、コンデンサＣ11を通じて、バックゲートが分離されたＭＯＳ−ＦＥＴ（Ｑ11）のドレイン（あるいはソース）に接続される。 - 特許庁

When an "H" level is supplied to a control terminal CTL 1, a positive voltage is supplied to the gate of a FET 1 so as to turn on the FET 1.例文帳に追加

制御端子ＣＴＬ１に「Ｈ」レベルが供給されると、ＦＥＴ１のゲートに正電圧が供給されてＦＥＴ１はオンする。 - 特許庁

This test circuit comprises a metal fuse 12, test fuse terminal 14, pull up resistance 16, inverter gate 18 and diode 20.例文帳に追加

テスト回路は、メタルヒューズ１２と、テストヒューズ端子１４と、プルアップ抵抗１６と、インバータゲート１８と、ダイオード２０とを含んで構成されている。 - 特許庁

The gate of a second NMOS transistor N2 is connected to the second input terminal 14, and the drain is connected to the drain of the second PMOS transistor P2.例文帳に追加

第２ＮＭＯＳトランジスタＮ２は、ゲートが第２入力端子１４に、ドレインが第２ＰＭＯＳトランジスタＰ２のドレインに接続される。 - 特許庁

An OR gate 51 constituting a bi-directional terminal switching control circuit 5 is provided between a integrated circuit 1 and a 3-state buffer 4.例文帳に追加

双方向端子切替え制御回路５を構成するオアゲート５１は、集積回路１とスリーステートバッファ４との間に配置されている。 - 特許庁

The gate of a first NMOS transistor N1 is connected to the first input terminal 12, and the drain is connected to that of the first PMOS transistor P1.例文帳に追加

第１ＮＭＯＳトランジスタＮ１は、ゲートが第１入力端子１２に、ドレインが第１ＰＭＯＳトランジスタＰ１のドレインに接続される。 - 特許庁

By a bias generation circuit 31, a bias potential pg1 is generated, and supplied to the gate terminal of the second additional FET/P1.例文帳に追加

バイアス生成回路３１によって、バイアス電位ｐｇ１を生成すると共に、第２の追加ＦＥＴ・Ｐ１のゲート端子に供給する。 - 特許庁

Both terminal voltage of a resistor 54, indicating the voltage across the filter capacitor 50, is supplied between the gate and anode of a shunt regulator 56.例文帳に追加

平滑コンデンサ50間の電圧を表している抵抗器54の両端間電圧がシャントレギュレータ56のゲート・アノード間に供給されている。 - 特許庁

In the resistor R6 provided at the back gate side of the Nch MOS transistor MT3, the other end is connected to the RF terminal PRF1 side.例文帳に追加

Ｎｃｈ ＭＯＳトランジスタＭＴ３のバックゲート側に設けられる抵抗Ｒ６は、他端がＲＦ端子ＰＲＦ１側に接続される。 - 特許庁

The ticket examining terminal 20 controls opening-closing of a gate door of a ticket examining device being an entrance-exit to a railway facility according to the result.例文帳に追加

その結果に応じて、改札端末２０は、鉄道施設への入出場口である改札装置のゲート扉を開閉制御する。 - 特許庁

A high-frequency signal input terminal 10 of the voltage generation circuit 100 is connected to the transmission terminal 203, and a DC output voltage Vout of a negative voltage generated from a DC output terminal 104 can be supplied to a gate control terminal of the transistors 215a-d of the reception switch 102.例文帳に追加

電圧生成回路１００の高周波信号入力端子１０は送信端子２０３に接続され、ＤＣ出力端子１０４から生成される負電圧のＤＣ出力電圧Ｖoutが受信スイッチ１０２のトランジスタ２１５ａ〜ｄのゲート制御端子に供給可能とされる。 - 特許庁

In the semiconductor integrated circuit, an output terminal PO is electrically connected to an output buffer 1, a protection PMOS transistor MP2 is inserted between a node N3 connected to the output terminal PO and a grounding terminal P22, and a gate of the protection MOS transistor MP2 is connected to the power supply terminal P12.例文帳に追加

出力バッファ１に出力端子Ｐ０が電気的に接続され、出力端子Ｐ０に繋がるノードＮ３と接地用端子Ｐ２２との間に保護用ＰＭＯＳトランジスタＭＰ２が介挿され、保護用ＰＭＯＳトランジスタＭＰ２のゲートが電源用端子Ｐ１２に接続される。 - 特許庁

A NOR gate 22 and an AND gate 23, to which a low level voltage VDDL of a first power supply voltage is applied, receive an input signal Vin from an input terminal 50 and an input signal Vin' delayed by a delay section 21 and provide outputs of gate voltages VG1 and VG2.例文帳に追加

入力端子５０からの入力信号Ｖinと遅延部２１で遅延させた入力信号Ｖin’を、第１の電源電圧の低電位電圧ＶＤＤＬが供給されるＮＯＲゲート２２とＡＮＤゲート２３に入力、各々出力をゲート電圧ＶＧ１とゲート電圧ＶＧ２とする。 - 特許庁

In the vicinity of the end portion of the display panel on which the terminal parts 7 of the gate wires 2 are arranged, the TFT array substrate has conductive dummy patterns 5 formed above the gate wires 2 through a gate insulating film 3, and glass 8 of the counter substrate is cut off on positions corresponding to the dummy patterns 5.例文帳に追加

ゲート配線２の端子部７が配設される表示パネルの端部近傍において、ＴＦＴアレイ基板は、ゲート配線２の上方にゲート絶縁膜３を介して形成された導電性のダミーパターン５を有し、対向基板のガラス８は、ダミーパターン５に対応する位置で切断される。 - 特許庁

The RS flip-flop 20 outputs the counter bypass signals CBP of an H level same as the ones before the reset signals are inputted to the reset terminal 10 to the OR gate 21 and the OR gate 21 outputs the system clock control signals SCKEN of the H level to an AND gate 9.例文帳に追加

ＲＳフリップフロップ２０は、リセット信号がリセット端子１０に入力される前と同じＨレベルのカウンタバイパス信号ＣＢＰをＯＲゲート２１に出力し、ＯＲゲート２１は、Ｈレベルのシステムクロック制御信号ＳＣＫＥＮをＡＮＤゲート９に出力する。 - 特許庁

Also, an inductance L is connected between the single DC current source E of the gate driving circuit 17 and the gate side main terminal 16 of each of the triacs 14, and a sneak current from the main circuit 11 to the gate driving circuit 17 is suppressed when each of the triacs 14 ia made conductive.例文帳に追加

また、ゲート駆動回路１７の単一の直流電源Ｅと各々のトライアック１４のゲート側主端子１６との間にインダクタンスＬを接続し、各々のトライアック１４が導通したとき、三相誘導電動機主回路１１からゲート駆動回路１７側に回り込む電流を抑制する。 - 特許庁

Detection of the leak current is enabled by adding high impedance loads to the gate electrode of the transistor, the input terminal of the logical gate circuit and the open/close control terminal of the switching circuit and fixing the potential of each of the electrodes/terminals to potential between a power supply voltage and a ground voltage.例文帳に追加

トランジスタのゲート電極・論理ゲート回路の入力端子・スイッチ回路の開閉制御端子にハイインピーダンス負荷を付加し、それぞれの電極・端子の電位を電源電圧からグランド電圧の間の電位に固定することにより、リーク電流の検出を可能にする。 - 特許庁

A protective MOSFET-Q1 for protecting an internal circuit from electrostatic breakdown, a diode D1 for connecting a back gate of the MOSFET-Q1 to a power source terminal 1, and a diode D2 for connecting the back gate of the MOSFET-Q1 to a ground terminal 2, are provided.例文帳に追加

この静電気保護回路は、内部回路を静電破壊から保護するための保護用のＭＯＳＦＥＴ・Ｑ１と、該ＭＯＳＦＥＴ・Ｑ１のバックゲートと電源端子１を接続するダイオードＤ１と、前記ＭＯＳＦＥＴ・Ｑ１のバックゲートと接地端子２を接続するダイオードＤ２から構成されている。 - 特許庁

The high frequency semiconductor switch includes: an intrinsic semiconductor substrate such as an Si with a contact part; a MOS transistor that is formed on the intrinsic semiconductor substrate and has a back gate terminal; and an inductance that is provided between the contact part of the intrinsic semiconductor substrate and the back gate terminal of the MOS transistor.例文帳に追加

高周波半導体スイッチは、接地部を有するＳｉ等の真性半導体基板と、この真性半導体基板に形成され、バックゲート端子を有するＭＯＳトランジスタと、真性半導体基板の接地部およびＭＯＳトランジスタのバックゲート端子間に設けられたインダクタとを備える。 - 特許庁

Sensitivity of the terminal of a semiconductor surface at the gate portion of a second p channel field effect transistor against measurement target ions is set to be higher than sensitivity of the terminal of a semiconductor surface at the gate portion of a first p channel field effect transistor against the measurement target ions.例文帳に追加

第２のｐチャネル電界効果トランジスタのゲート部分の半導体表面の終端の測定対象イオンに対する感度が、第１のｐチャネル電界効果トランジスタのゲートの部分の半導体表面の終端の前記測定対象イオンに対する感度よりも高くされる。 - 特許庁

Also, when a read voltage is applied between a ground terminal 7 and a power supply voltage terminal 8 connected to source/drain regions, an MISFET is turned either on or off corresponding to the charge holding state of the floating gate electrode 9, and thus the information within the floating gate electrode 9 is read.例文帳に追加

また、ソース・ドレイン領域につながる接地端子７及び電源電圧端子８の間に読み出し用電圧が印加されると、浮遊ゲート電極９の電荷保持状態に応じてＭＩＳＦＥＴがオン・オフいずれかに動作することにより、浮遊ゲート電極９中の情報が読み出される。 - 特許庁

When PMOS transistors P1, P2 are in ON, OFF states, the storage terminal Na can be kept at a 'H' state by the PMOS P1, and the storage terminal Nb can be kept logically at a 'L' state by a gate leak current flowing from a gate of the NMOS transistor N2 to a semiconductor substrate.例文帳に追加

ＰＭＯＳトランジスタＰ１，Ｐ２がＯＮ，ＯＦＦ状態の場合、記憶端子ＮａはＰＭＯＳトランジスタＰ１によって“Ｈ”の状態に、記憶端子ＮｂはＮＭＯＳトランジスタＮ２のゲートから半導体基板に抜けるゲートリーク電流によって論理的に“Ｌ”の状態を保つことができる。 - 特許庁

The switching element T5 is connected to the power supply terminal 1 at the gate, connected to the power supply terminal 2 at the source, connected to the gate of the transistors T6 and T7 at the drain, not conducted when the size relation of the power supply voltages supplied to the power supply terminals 1 and 2 is normal and conducted when it is abnormal.例文帳に追加

スイッチング素子Ｔ５は、ゲートが電源端子１に接続され、ソースが電源端子２に接続され、ドレインがトランジスタＴ６、Ｔ７のゲートと接続され、電源端子１、２に与えられる電源電圧の大小関係が正常な場合には非導通となり、異常な場合には導通する。 - 特許庁

To provide an authentication terminal, serving as a name tag, worn by a user, which communicates with a reader installed in a passage gate, thereby properly changing the display information displayed on the authentication terminal for the user getting permission for passage of the passage gate.例文帳に追加

使用者が身に付ける名札を兼ねた認証端末であって、通行ゲートに設置された読取機と通信することにより、前記使用者が前記通行ゲートを通過することの許可を受けるための認証端末に表示される表示情報を適切に変更することを目的とする。 - 特許庁

An electrostatic discharge protection circuit is provided with an input terminal In, a ground terminal GND, an Nch transistor N1 for connecting a gate and a source between the terminals, an electrostatic discharge protection element 10a for connecting the terminals, and an electrostatic discharge protection element 20 for connecting the drain and the gate of the Nch transistor N1.例文帳に追加

入力端子Ｉｎと、接地端子ＧＮＤと、これら端子間にゲートおよびソースを接続するＮｃｈトランジスタＮ１と、これら端子間を接続する静電気保護素子１０ａと、ＮｃｈトランジスタＮ１のドレインとゲート間を接続する静電気保護素子２０と、を備える。 - 特許庁

The amplification transistor T_1 whose gate terminal is connected to both the first capacitance part C_11 and the second capacitance part C_12 or either of them outputs a voltage value corresponding to the amount of charge stored in one connected to the gate terminal between the first capacitance part and the second capacitance part.例文帳に追加

増幅用トランジスタＴ_１は、第１容量部Ｃ_１１および第２容量部Ｃ_１２の双方または何れか一方にゲート端子が接続され、第１容量部および第２容量部のうちゲート端子に接続されているものに蓄積されている電荷の量に応じた電圧値を出力する。 - 特許庁

In a reflux side FET 9, the drain electrode is connected to the positive electrode terminal of the secondary side coil of the transformer 7, and the gate electrode is connected to the negative electrode terminal of the secondary side coil of the transformer 7 via a DC bias cut capacitor 13 and an FET 14 for clamping gate voltage.例文帳に追加

還流側ＦＥＴ９は、ドレイン電極がトランス７の２次側コイルの正極端子に接続され、ゲート電極がトランス７の２次側コイルの負極端子に直流バイアスカットコンデンサ１３およびゲート電圧クランプ用ＦＥＴ１４を介して接続されている。 - 特許庁

The gate-off voltage generator increases the gate-off voltage applied to the switching element to a voltage, obtained by adding an offset voltage having a specified level to increase the amount of a current flowing between the output terminal and the input terminal of the switching element.例文帳に追加

前記ゲートオフ電圧生成部は、駆動電源が遮断される時、前記スイッチング素子に印加される前記ゲートオフ電圧を所定の大きさのオフセット電圧が加えられた電圧に高くし、スイッチング素子の出力端子と入力端子との間に流れる電流量を増加させる。 - 特許庁

An unit shift register includes a transistor Q1 supplying a clock signal CLK to an output terminal OUT, a transistor Q2 discharging the output terminal OUT, a transistor Q3 charging a gate of the transistor Q1, and a transistor Q4 discharging the gate of the transistor Q1.例文帳に追加

単位シフトレジスタは、クロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１と、出力端子ＯＵＴを放電するトランジスタＱ２と、トランジスタＱ１のゲートを充電するトランジスタＱ３と、トランジスタＱ１のゲートを放電するトランジスタＱ４を備えている。 - 特許庁

And the circuit is provided with a capacity element C2 charging a gate node of the transistor Q3 based on a signal input to a first input terminal IN1 and boosting the gate node of the charged transistor Q3 based on a signal input to a second input terminal N2.例文帳に追加

そして、第１入力端子ＩＮ１に入力される信号に基づいて、トランジスタＱ３のゲートノードを充電するトランジスタＱ８と、第２入力端子ＩＮ２に入力される信号に基づいて、充電されたトランジスタＱ３のゲートノードを昇圧する容量素子Ｃ２とを備える。 - 特許庁

A bias circuit used for a receiving amplifier that does not have any excessive input protection circuits includes a gate bias circuit 8 connected to a gate terminal of a receiving transistor 2 constituting the receiving amplifier, and a drain bias circuit 9 connected to a drain terminal of the receiving transistor 2.例文帳に追加

過入力保護回路を有さない受信用増幅器に用いられるバイアス回路であって、受信用増幅器を構成する受信用トランジスタ２のゲート端子に接続されたゲートバイアス回路８と、受信用トランジスタ２のドレイン端子に接続されたドレインバイアス回路９とを備える。 - 特許庁

To provide a portable communication terminal having in addition to contactless IC card function, mail reservation function, capable of transmitting a mail automatically to other party to whom a contact is desired only by passing a gate of a concert hall or a ticket gate of a station by adding automatically passing time of the gate or the ticket gate to the text of the mail transmitted automatically to other party.例文帳に追加

携帯通信端末に非接触ＩＣカード機能に加え、メールの予約機能と、コンサート会場のゲートや駅の改札を通過するだけで、連絡を取りたい相手に自動的にメールを送信することと、連絡を取りたい相手に自動的に送信するメールの本文にゲートや改札を通過した際の時間を自動的に付加することを可能とする。 - 特許庁

A 1st diode D1 is connected to block flowing of a current to the gate from the power supply 2 for the drive circuit is connected between the positive terminal of the power supply 2 for the drive circuit and the gate of the MOSFET 1.例文帳に追加

駆動回路用電源２のプラス端子とＭＯＳＦＥＴ１のゲートとの間には、駆動回路用電源２から前記ゲートへの電流の流れを阻止するように第１のダイオードＤ１が接続されている。 - 特許庁

To provide a portable terminal device capable of surely reporting a determination result of entrance/exit by an automatic ticket gate to a user in a further easy-to-understand manner, so that the user can smoothly pass the automatic ticket gate.例文帳に追加

自動改札機による入出場可否の判定結果を、より分かり易く確実に利用者に知らせることができ、利用者がスムーズに自動改札機を通過することを可能とする携帯端末装置を提供する。 - 特許庁

When the gate receives the carrier signal indicating that the packet to be received does not exist, from the switch mechanism of a pre-loop, the gate transmits the packet stored by the input-output terminal and its carrier signal to the post-loop.例文帳に追加

ゲートは、受信すべきパケットが無いことを示すキャリア信号をループ前段となるスイッチ機構から受信したとき、入出力端子が蓄積したパケットおよびそのキャリア信号をループ後段へ送信する。 - 特許庁

In a chip 2, an LDMOSFET 11 is formed, and a Zener diode group 13 for boosting a gate voltage is formed in a state in which one end is connected with a gate terminal of the LDMOSFET 11.例文帳に追加

チップ２内にＬＤＭＯＳＦＥＴ１１が形成されるとともに、ゲート電圧昇圧用ツェナーダイオード群１３がチップ２内において一端をＬＤＭＯＳＦＥＴ１１のゲート端子に接続した状態で形成されている。 - 特許庁

In response to the application of the input pattern, a majority of the devices in the circuit have a substantially identical voltage at each of its terminals, i.e., a source, gate and drain terminal, thereby mitigating a gate leakage.例文帳に追加

入力パターンの印加に応答して、回路の過半数のデバイスは、その端子、すなわちソース、ゲートおよびドレイン端子の各々にほぼ同一の電圧を有することができ、それによってゲートリーケージを軽減する。 - 特許庁

The substitute transit server 101, the ticket gate 103 and the portable terminal 104 perform ticket gate processing (entrance/leaving) for the transit change based on transit boarding right management information, the transit boarding right information or the like (step 2210).例文帳に追加

振替輸送サーバ１０１、改札装置１０３、携帯端末１０４は、振替乗車権管理情報、振替乗車権情報等に基づいて、振替輸送時の改札処理（入場・出場）を行う（ステップ２２１０）。 - 特許庁

To provide a liquid crystal display device which is less in standby power by reducing the power consumption for a source driver or a gate driver in a standby period without adding a new terminal or circuit to the source driver or the gate driver.例文帳に追加

ソースドライバやゲートドライバに新たな端子や回路を追加することなく、スタンバイ時におけるソースドライバやゲートドライバの消費電力を低減し、それにより、待機電力の少ない液晶表示装置を提供する。 - 特許庁

In a contents encryption system 1, a PC 10 for providing contents data divides an image in the direction of a gate electrode of a gate driver in a document display terminal 20 for displaying contents and makes the divided images a plurality of pieces of rectangular image data.例文帳に追加

コンテンツ暗号化システム１は、コンテンツデータを提供するＰＣ１０が、コンテンツを表示する文書表示端末２０におけるゲートドライバのゲート電極方向に画像を分割し、複数の矩形の画像データとする。 - 特許庁

Threshold voltage in which a value is increased for a pre- programming pulse at the time of programming is applied to a gate terminal of each cell to be programmed, and an increment of threshold voltage of a cell to be programmed is made equal to an increment of gate voltage (ΔVcp).例文帳に追加

プログラミング時に前プログラミングパルスに対し値を増加した閾値電圧がプログラムされる各セルのゲート端子に加えられ、プログラムすべきセルの閾値電圧の増加は印加したゲート電圧増（ΔＶ_GP）分に等しくなる。 - 特許庁