「Gate terminal」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A communication pad 21 of an automatic ticket gate 11 communicates with a human body communication terminal 1 via a human body 31 of a passenger.例文帳に追加

自動改札機１１の通信パッド２１は、通行者の人体３１を介して人体通信端末１と通信する。 - 特許庁

To improve transferring efficiency of a container by eliminating a carry-in/out procedure for the container by documents in a gate of a container terminal.例文帳に追加

コンテナターミナルのゲートでの書類によるコンテナの搬出・入手続きを無くしてコンテナの移送効率の向上を図る。 - 特許庁

To improve security in reception in a gate of a container terminal, and to facilitate and quicken reception.例文帳に追加

コンテナターミナルのゲートにおける受付けのセキュリティを向上できるとともに、受付けを容易、迅速に行なえるようにする。 - 特許庁

To convert a level by using a logic gate at an output terminal of a function block in the inside of a chip, without the need for addition of a level shifter.例文帳に追加

レベルシフタを追加せずに、チップ内部の機能ブロック出力端の論理ゲートを用いてレベルを変換する。 - 特許庁

To improve the transferring efficiency of a container by dispensing with container carry-in and -out procedures in paper at a gate of a container terminal.例文帳に追加

コンテナターミナルのゲートでの書類によるコンテナの搬出・入手続きを無くしてコンテナの移送効率の向上を図る。 - 特許庁

The first MOSFET Qn1 has its one end connected to the first MR element and its gate terminal applied with a first voltage.例文帳に追加

第１ＭＯＳＦＥＴＱｎ１は、一端を第１ＭＲ素子と接続され、ゲート端子に第１電位を印加される。 - 特許庁

A control clock S1 is inputted to the gate of a pMOS Q5 connected between a power source and the output terminal of the INV1.例文帳に追加

制御クロックＳ１は、電源とＩＮＶ１の出力端間に接続されたｐＭＯＳ Ｑ５のゲートに入力される。 - 特許庁

An output terminal Q of a latch circuit LH2 is connected to the gate of a switching element Q6 of a load current limiting circuit 2.例文帳に追加

ラッチ回路ＬＨ２の出力端子Ｑは、負荷電流制限回路２のスイッチング素子Ｑ６のゲートに接続される。 - 特許庁

INFORMATION MANAGING DEVICE, COMMUNICATION TERMINAL, ENTRANCE GATE DEVICE, ADMISSION TICKET SYSTEM, ADMISSION TICKET PURCHASING METHOD, RECORDING MEDIUM AND PROGRAM例文帳に追加

情報管理装置、通信端末、入場ゲート装置、入場券システム、入場券購入方法、記録媒体及びプログラム - 特許庁

A step-up power supply circuit 11 is connected and arranged between a power terminal 4a of a gate drive IC 4 and a battery 1.例文帳に追加

ゲート駆動ＩＣ４の電源端子４ａとバッテリ１との間に、昇圧電源回路１１を接続配置する。 - 特許庁

The input terminal 102 is connected with a source and bulk of a MOS transistor M4 and a gate and bulk of a MOS transistor M3.例文帳に追加

入力端子１０２には、ＭＯＳトランジスタＭ４のソース、バルク、ＭＯＳトランジスタＭ３のゲート、バルクが接続されている。 - 特許庁

A capacitor 13 has one end connected to a gate terminal of the driving TFT 6 and the other end applied with a desired potential.例文帳に追加

コンデンサ１３は、一端が駆動用ＴＦＴ６のゲート端子に接続され、他端には所望の電位が与えられる。 - 特許庁

A new terminal building named the North Gate Building will have a special taxi stand for eco-friendly taxis such as electric vehicles (EVs). 例文帳に追加

新しいターミナルビル｢ノースゲートビルディング｣には電気自動車(EV)などのエコタクシー専用の特別なタクシー乗り場が設けられる。 - 浜島書店 Catch a Wave

To improve the transfer efficiency of a container by eliminating procedures for carrying the container in and out with documents at a container terminal gate.例文帳に追加

コンテナターミナルのゲートでの書類によるコンテナの搬出・入手続きを無くしてコンテナの移送効率の向上を図る。 - 特許庁

The input terminal 101 is connected with a source and bulk of a MOS transistor M1 and a gate and bulk of a MOS transistor M2.例文帳に追加

入力端子１０１には、ＭＯＳトランジスタＭ１のソース、バルク、ＭＯＳトランジスタＭ２のゲート、バルクが接続されている。 - 特許庁

A pull down drive section (54) inactivates the corresponding gate line connected to the output terminal (OUT) in response to a second clock signal (CKB).例文帳に追加

プルダウン駆動部(54)は第二のクロック信号(CKB)に応じて出力端子(OUT)に接続されたゲートラインを非活性化させる。 - 特許庁

The collector of an insulated gate bipolar transistor IGBT1 is connected to an inverting input terminal of a first comparator COMP1 via a diode D1.例文帳に追加

ＩＧＢＴ１のコレクタはダイオードＤ１を介して第１比較器ＣＯＭＰ１の反転入力端子に接続される。 - 特許庁

A first transistor M1 has its source connected to a ground terminal P2 and inputs an input digital signal S1 at its gate.例文帳に追加

第１トランジスタＭ１は、ソースが接地端子Ｐ２に接続され、ゲートに入力デジタル信号Ｓ１が入力される。 - 特許庁

The third MOSFET Qn3 has its one end supplied with the reference current and its other end connected to the gate terminal.例文帳に追加

第３ＭＯＳＦＥＴＱｎ３は、一端において参照電流を供給され、一端をゲート端子と接続される。 - 特許庁

To the master latch of the flip-flop U12, a NOR gate G1 to which a frequency dividing ratio switching terminal T-PS is connected is incorporated.例文帳に追加

フリップフロップＵ１２のマスターラッチに、分周比切替端子Ｔ−ＰＳが接続されたＮＯＲゲートＧ１を組み込む。 - 特許庁

A p-channel transistor and an n-channel transistor are jointed to both surface of a gate terminal plate whose surface has been subjected to insulation-coating.例文帳に追加

表面を絶縁皮膜処理したゲート端子板の両面に、Ｐチャンネルトランジスタ、Ｎチャンネルトランジスタを接合する。 - 特許庁

When the judged result is positive, a potential signal of an H level appears in an output terminal 24 of the NOR gate 22.例文帳に追加

これにより、判定結果が肯の場合には、ＮＯＲゲート２２の出力端子２４にＨレベルの電位信号が現れる。 - 特許庁

A resistance variable circuit 34 is provided on a voltage impression path Lgc provided to a gate terminal for each FET 30a-30f.例文帳に追加

各ＦＥＴ３０ａ〜３０ｆのゲート端子に対する電圧印加経路Ｌgcには、抵抗可変回路３４が設けられる。 - 特許庁

One electrode for each fixed capacitor C1 to C5 is connected to a gate terminal of respective FET 1 to FET 4.例文帳に追加

固定キャパシタＣ１〜Ｃ５の各々の一方の電極は、ＦＥＴ１〜ＦＥＴ４の各々のゲート端子と接続されている。 - 特許庁

PORTABLE TERMINAL APPARATUS, TICKET GATE MACHINE CORRESPONDING TO NON-CONTACTING IC, METHOD OF DISPLAYING TIME INFORMATION, AND PROGRAM OF DISPLAYING TIME INFORMATION例文帳に追加

携帯端末装置、非接触ＩＣ対応改札機、時刻情報表示方法及び時間情報表示プログラム - 特許庁

The gate of the FET 9 is connected to a control terminal NG for receiving a control voltage AGC via a resistor 10.例文帳に追加

ＦＥＴ９のゲートは、抵抗１０を介して制御電圧ＡＧＣを受ける制御端子ＮＧに接続されている。 - 特許庁

In a second transistor M2, the first terminal is grounded, and the inversion signal *S1 of the logical signal S1 is input to the gate.例文帳に追加

第２トランジスタＭ２は、第１端子が接地され、ゲートに論理信号Ｓ１の反転信号＊Ｓ１が入力される。 - 特許庁

Contact holes are formed in the source electrode section and gate and drain terminal sections in the seventh PR process shown in a step S207.例文帳に追加

ステップＳ２０７に示す第７ＰＲ工程でソース電極部、ゲート及びドレイン端子部にコンタクトホールを形成する。 - 特許庁

Terminal pads 7, connected to source, drain and gate electrodes, are arranged outside the area of the field effect transistor.例文帳に追加

電界効果トランジスタの領域の外には、ソース、ドレイン及びゲート電極にそれぞれ接続される端子パッド７を設ける。 - 特許庁

The gate of the FET 9 is connected to a control terminal NG2, which receives control voltage AGC2 via a resistance 13.例文帳に追加

ＦＥＴ９のゲートは抵抗１３を介して制御電圧ＡＧＣ２を受ける制御端子ＮＧ２に接続されている。 - 特許庁

To restrain malfunctions due to variations in the floating gate threshold potential or the capacitance on a terminal, coupled capacitively with a floating gate or due to the noise or the fluctuation of input signals.例文帳に追加

フローティングゲートしきい値電位やフローティングゲートに容量結合される端子の容量値のバラツキに起因する誤動作、入力信号のノイズやゆらぎに起因する誤動作を抑制する。 - 特許庁

The gate voltage control part 33 controls a voltage value applied to a gate terminal of the field effect transistor 31 such that the current value detected by the current value detection part 32 becomes constant.例文帳に追加

ゲート電圧制御部３３は、電流値検出部３２により検出された電流値が一定となるように、電界効果トランジスタ３１のゲート端子に与える電圧値を制御する。 - 特許庁

The fuse peripheral circuit of the semiconductor appratus comprises a fuse 10, a potential difference grant circuit 20, a potential difference reduction circuit 30, a terminal 40, a memory circuit 50, a transfer gate 60, and a logical gate 70.例文帳に追加

図２のヒューズ周辺回路は、ヒューズ１０、電位差付与回路２０、電位差低減回路３０、端子４０、記憶回路５０、トランスファゲート６０、および論理ゲート７０を有している。 - 特許庁

In a discharge circuit 21 of the semiconductor relay device, a diode 9 is provided between an N gate and an anode of four-terminal thyristor 11, and a low resistance 22 is provided between a P gate and a cathode thereof.例文帳に追加

放電回路２１は、４端子サイリスタ１１のＮゲートとアノード間をダイオード９で構成しているのに対して、Ｐゲートとカソード間を低抵抗素子２２で構成している。 - 特許庁

The gate voltage signal is controlled by the control circuit 5 based on the detected voltage outputted from the detection circuit 4, and is applied to the gate terminal 2c of the MOS-FET 2.例文帳に追加

ゲート電圧信号は、電圧検知回路４から出力された検知電圧に基づいて電圧制御回路５により制御され、ＭＯＳ−ＦＥＴ２のゲート端子２ｃに印加される。 - 特許庁

Consequently, a voltage regulation capacitor C is charged from the gate terminal of the semiconductor interrupter 12 and the gate voltage V_G thereof is reduced abruptly.例文帳に追加

これによって、電圧調整用コンデンサＣに半導体遮断器１２のゲート端子から電荷が充電されるようにして、半導体遮断器１２のゲート電圧Ｖ_Ｇを急激に減少させる。 - 特許庁

The high concentration ohmic diffusion zone 9 for a base and the gate electrode 15 are connected to an input terminal 29 and kept in the same potential through a base wiring 25 or a gate electrode wiring 27.例文帳に追加

ベース用高濃度オーミック拡散層９とゲート電極１５はベース配線２５又はゲート電極配線２７を介して入力端子２９に接続され、同電位にされている。 - 特許庁

The output terminal 103 is connected with a gate of the MOS transistor M1, a drain of the MOS transistor M2, a drain of the MOS transistor M3 and a gate of the MOS transistor M4.例文帳に追加

出力端子１０３には、ＭＯＳトランジスタＭ１のゲート、ＭＯＳトランジスタＭ２のドレイン、ＭＯＳトランジスタＭ３のドレイン、およびＭＯＳトランジスタＭ４のゲートが接続されている。 - 特許庁

The gate of the LD MOS 15 is connected to a 2nd power terminal 8, its drain is connected to the gate of an LD MOS 4, and its source is connected to the output point 10a of a level shift circuit 10.例文帳に追加

ＬＤＭＯＳ１５のゲートは第２電源端子８に接続され、ドレインはＬＤＭＯＳ４のゲートに接続され、ソースはレベルシフト回路１０の出力点１０ａに接続される。 - 特許庁

Also, when the electrostatic surge is applied to the input terminal 13, since the electrostatic surge is not directly applied to the gate of the NMOS 16, the risk of the dielectric breakdown of a gate oxidized film is eliminated.例文帳に追加

また、入力端子１３に静電気サージが印加されたときは、この静電気サージがＮＭＯＳ１６のゲートに直接印加されないので、ゲート酸化膜の絶縁破壊のおそれがない。 - 特許庁

To eliminate the work for observing the top of a container from above the container to check damage by automatically reading a container number in a carry-in gate and a carry-out gate of a container terminal.例文帳に追加

コンテナターミナルの搬入ゲートや搬出ゲートにおいてコンテナ番号を自動読み取りを可能にし、コンテナの上方からコンテナ上面を目視にてダメージチェックする作業を解消する。 - 特許庁

A PC 10 which provides content data divides an image into a plurality of rectangular image data along a gate electrode of a gate driver of a document display terminal 20 which displays contents.例文帳に追加

コンテンツデータを提供するＰＣ１０が、コンテンツを表示する文書表示端末２０におけるゲートドライバのゲート電極方向に画像を分割し、複数の矩形の画像データとする。 - 特許庁

A rectifying device having a structure in which a terminal of one side is connected with a gate is attained by determining a channel width to be about zero (so-called 'pinch-off') in a transistor composing a junction-type gate (JFET, SIT, BSIT and, etc.).例文帳に追加

接合型のゲートをもつトランジスタ（ＪＦＥＴ，ＳＩＴ，ＢＳＩＴなど）で、チャネル巾の寸法をゼロ（ピンチオフとよばれる）付近にとることにより、片側−端子とゲートを結合した構造の、整流素子ができる。 - 特許庁

A fuse peripheral circuit has the fuse 10, a potential difference applying circuit 20, a potential difference reducing circuit 30, a terminal 40, a memory circuit 50, a transfer gate 60, and a logic gate 70.例文帳に追加

図２のヒューズ周辺回路は、ヒューズ１０、電位差付与回路２０、電位差低減回路３０、端子４０、記憶回路５０、トランスファゲート６０、および論理ゲート７０を有している。 - 特許庁

The output circuit includes a second level shifter circuit for outputting a second gate control signal for controlling on/off the output nMOS transistor from a second gate control terminal.例文帳に追加

出力回路は、前記出力ｎＭＯＳトランジスタのオン／オフを制御するための第２のゲート制御信号を第２のゲート制御端子から出力する第２のレベルシフタ回路と、を備える。 - 特許庁