1153万例文収録!

「Gate terminal」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Gate terminalの意味・解説 > Gate terminalに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Gate terminalの部分一致の例文一覧と使い方

該当件数 : 1743



例文

When an effective progressive step pulse (CCW) is input, the high level signal is supplied to the RESET terminal of the period counter 202 from an AND gate 232 through the OR gate 204.例文帳に追加

また、有効な歩進パルス(CCW)が入力されたときには、ANDゲート232からORゲート204を介して周期カウンタ202のRESET端子にハイレベル信号が供給される。 - 特許庁

BACK GATE VOLTAGE GENERATION CIRCUIT, FOUR-TERMINAL BACK GATE SWITCHING FET, CHARGING/DISCHARGING PROTECTION CIRCUIT USING THE FET, BATTERY PACK ASSEMBLED WITH THE CHARGING/DISCHARGING PROTECTION CIRCUIT, AND ELECTRONIC APPARATUS USING THE BATTERY PACK例文帳に追加

バックゲート電圧生成回路、4端子バックゲート切り替えFET、該FETを用いた充放電保護回路、該充放電保護回路を組み込んだバッテリーパックおよび該バッテリーパックを用いた電子機器 - 特許庁

The first transistor T1 receives a first clock signal V1 through its gate and has a source which serves as the output terminal C of the first inverter I1, and the second transistor A2 receives a second clock signal V2 through its gate.例文帳に追加

第1のトランジスタT1は、ゲートが第1のクロック信号V1を受け、ソースが第1のインバータI1の出力端子Cとなり、第2のトランジスタA2のゲートは第2のクロック信号V2を受ける。 - 特許庁

The silver ink (IJ-Ag) which is the same as that of a the main metal layer LMM of the gate electrode part GT is used for a main metal layer LMM of the gate terminal part GTM and ITO ink (IJ-ITO) is used for a cap layer LCP2.例文帳に追加

ゲート端子部GTMの主メタル層LMMはゲート電極部GTの主メタル層LMMと同じ(IJ−Ag)を、キャップ層LCP2はITOインク(IJ−ITO)を用いている。 - 特許庁

例文

The gate electrode of an N type MOS transistor and a board electrode are electrically short-circuited, and a voltage to be applied to the gate terminal is used with the voltage amplitude ranging from a power supply voltage to a negative voltage.例文帳に追加

N型MOSトランジスタのゲート電極と基板電極とを電気的に短絡し、かつゲート端子に印加する電圧として電源電圧から負電圧までの電圧振幅で用いる。 - 特許庁


例文

The Q output signal of the flip flop 602 and a control signal SCO are inputted to an AND gate circuit 603, and the gate output signal is inputted to the control terminal of the three state buffer 303.例文帳に追加

フリップ・フロップ602のQ出力信号とコントロール信号SCOとをANDゲート回路603に入力し、そのゲート出力信号をスリーステート・バッファ303のコントロール端子に入力する。 - 特許庁

To suppress cracking of an insulating film covering gate wiring in a trench gate type semiconductor device having a source or emitter terminal connected onto a source electrode or emitter electrode through solder.例文帳に追加

ソース電極上またはエミッタ電極上にソースまたはエミッタ端子を半田を介して接続したトレンチゲート型半導体装置においてゲート配線を被覆する絶縁膜でのクラックの発生を抑制する。 - 特許庁

Otherwise, the grounding capacitor C_gate to be connected to the gate terminal of the gate grounding transistor Q_2 is made into variable capacitance and the variable capacitance compensates the frequency specification of the circuit on the prestage or on the post-stage.例文帳に追加

またはゲート接地トランジスタQ2のゲート端子に接続する接地容量C_gateを可変容量とし、該可変容量は前段又は後段の回路の周波数特定を補償する。 - 特許庁

Thus, serial channel lines for transmitting a control voltage inputted to the gate terminal 103 of a package in an order with time delay are formed by the gate electrode connecting wires 131-135.例文帳に追加

これにより、ゲート電極接続ワイヤ131〜135によって、パッケージのゲート端子103入力された制御電圧が順に時間遅れを伴って伝達される直列の電送線路が形成されている。 - 特許庁

例文

The signal cable 3 is connected with the gate of the drive transistor 6 via the first and second switch, the memory step 7 is connected between the gate of the drive transistor 6 and the grounding terminal 2, and the first switch is connected between the drain and the gate of the drive transistor 6.例文帳に追加

信号線3は第一及び第二のスイッチを介して駆動トランジスタ6のゲートに接続され、記憶段7は駆動トランジスタ6のゲートと接地端子2との間に接続され、第一のスイッチは駆動トランジスタ6のドレインとゲートとの間に接続されている。 - 特許庁

例文

An opening portion 11a1 is formed above a gate electrode 4, an opening portion 11a2 is formed above the terminal part of the source/drain region 6 (terminal part at the side of the gate electrode 4), and an opening portion 11a3 is formed above a sidewall 5.例文帳に追加

開口部分11a1はゲート電極4の上方に形成されており、開口部分11a2はソース・ドレイン領域6の端部(ゲート電極4側の端部)の上方に形成されており、開口部分11a3はサイドウォール5の上方に形成されている。 - 特許庁

Trimming resistors 1a and 1b which compensate switching loss caused by variation of a threshold voltage of the IGBT 10 are provided between a connection part 3e, which electrically connects the gate terminal 10a of the IGBT 10 and the drive circuit 30, and the gate terminal 10a.例文帳に追加

IGBT10のゲート端子10aとドライブ回路30とを電気的に接続する接続部3eと、当該ゲート端子10aとの間に、IGBT10の閾値電圧のバラツキに起因するスイッチング損失を補正するトリミング抵抗1a、1bを設ける。 - 特許庁

As a charging circuit for charging a gate node (node N1) of a transistor Q1 which pulls up an output terminal OUT of a unit shift register, a dual gate transistor Q3D comprised of two transistors serially connected between a first power supply terminal S1 and the node N1 is used.例文帳に追加

単位シフトレジスタの、出力端子OUTをプルアップするトランジスタQ1のゲートノード(ノードN1)を充電する充電回路として、第1電源端子S1とノードN1との間に直列に接続した2つのトランジスタから成るデュアルゲートトランジスタQ3Dを用いる。 - 特許庁

In a transistor TP2 connected between an output terminal PO and a high-potential power supply AVD3, the potential of a back gate for the transistor TP2 controls the potential of the output terminal PO in the off-case of a high-potential power supply AVD3 by a control unit 43 at the potential of the back gate.例文帳に追加

出力端子POと高電位電源AVD3との間に接続されたトランジスタTP2は、そのバックゲートの電位が制御部43により、高電位電源AVD3のオフ時にバックゲートの電位を出力端子POの電位に制御する。 - 特許庁

The terminal circuit has a grounded-gate transistor in which a load impedance circuit is connected to a drain and the input terminal is connected to a source, and the source and the drain of the grounded-gate are connected to the input of the amplifying unit through first and second capacity elements.例文帳に追加

この終端回路は,ドレインに負荷インピーダンス回路が接続されソースに入力端子が接続されたゲート接地トランジスタを有し,ゲート接地トランジスタのソースとドレインとがそれぞれ第1,第2の容量素子を介して増幅ユニットの入力に結合されている。 - 特許庁

In this state, the output terminal of an AND gate 7 becomes H to prohibit the write-in of DFF 5-2, and the signal of a DATA-IN terminal 21 is latched by DFF 5 at the nest build up signal of CLK through an AND gate 8.例文帳に追加

この状態では、ANDゲート7の出力端子はHとなり、DFF5−2の書き込みが禁止されると同時に、ANDゲート8を通じて、DATA_IN端子21の信号がその次のCLKの立ち上がり信号でDFF5にラッチされる。 - 特許庁

On the basis of an instruction command from a personal computer terminal 28 connected to the control part 27, the gate voltage value of the first amplifying element 2 and the gate voltage value of the second amplifying element 5 inputted to the control part 27 are displayed on the screen of the personal computer terminal 28.例文帳に追加

制御部27に接続されているパソコン端末28からの命令コマンドに基づき、制御部27に入力された第1の増幅素子2のゲート電圧値及び第2の増幅素子5のゲート電圧値がパソコン端末28の画面上に表示される。 - 特許庁

An inverter circuit 16 is connected to a control pin PINy, one control terminal of each transfer gate 13-15 is connected to the input of an inverter circuit 16, and the other terminal of each transfer gate 13-15 is connected to the output of the inverter circuit 16.例文帳に追加

制御ピンPINyにインバータ回路16を接続し、トランスファゲート13〜15の一方の制御端子とインバータ回路16の入力とを接続し、トランスファゲート13〜15のもう一方の制御端子とインバータ回路16の出力とを接続している。 - 特許庁

A differential amplifier 2 includes nMOS transistors M_3, M_4 whose source terminals are connected together, an output signal V_d12 of the multiplier core 1 is given to a gate terminal of the nMOS transistor M_3, and a gate terminal of the nMOS transistor M_4 is connected to ground in terms of AC.例文帳に追加

差動アンプ2はソース端子が互いに接続されたnMOSトランジスタM_3,M_4を有しており、nMOSトランジスタM_3のゲート端子には逓倍器コア1の出力信号V_d12が入力され、nMOSトランジスタM_4のゲート端子は交流的に接地されている。 - 特許庁

The user terminal 11 makes communications through an entrance gate controller 13, an exit gate controller 14, each at the facility, an entrance and leaving management server 15, a store terminal 16, an account settlement server 18, an information management center server 19, a communication means 17, and the Internet 20.例文帳に追加

ユーザー端末11は、施設の入口ゲート制御装置13、出口ゲート制御装置14、入退場管理サーバー15、販売店端末16、決済サーバー18および情報管理センターサーバー19と通信手段17およびインターネット20を介して通信する。 - 特許庁

A semiconductor device comprises a first stage of MOS transistor having a polysilicon gate 13 connected to an external connection terminal, and a static electricity protection element connected between the external connection terminal and the first stage of MOS transistor.例文帳に追加

外部接続端子に接続されたポリシリコンゲート13をもつ初段MOSトランジスタと、外部接続端子、初段MOSトランジスタ間に接続された静電保護素子を備えている。 - 特許庁

The gate of an n-channel MOS transistor M_1 is connected to the differential input terminal IN1, and that of an n-channel MOS transistor M_2 is connected to the differential input terminal IN2.例文帳に追加

NチャネルMOSトランジスタM_1のゲートは差動入力端子IN1に接続されており、NチャネルMOSトランジスタM_2のゲートは差動入力端子IN2に接続されている。 - 特許庁

The node N1 is charged by a transistor Q3 which is connected between the node N1 and a first input terminal IN and which has a gate connected to a second input terminal IND.例文帳に追加

ノードN1の充電は当該ノードN1と第1入力端子INとの間に接続し、ゲートが第2入力端子INDに接続したトランジスタQ3により行われる。 - 特許庁

Then, a clamp circuit (20) capable of clamping the voltage supplied to the power supply voltage terminal of the inside circuit through the NMOS is connected to the gate terminal of the NMOS.例文帳に追加

そとて、上記NMOSのゲート端子には該NMOSを通して内部回路の電源電圧端子に供給される電圧をクランプ可能なクランプ回路(20)を接続するようにした。 - 特許庁

Along the gate length of the cell 10, an N-type diffused layer 15 is formed on the side of the power terminal 11 and a P-type diffused layer 16 is formed on the side of the ground terminal 12 with mutual intervals inbetween.例文帳に追加

セル10のゲート長方向には、電源端子11側にN型拡散層15が、グランド端子12側にP型拡散層16が互いに間隔をおいて形成されている。 - 特許庁

A drain 1D of a MOS transistor 1 is connected to a positive power terminal 11, a gate 1G is connected to an input terminal 6, and a source 1S is connected to a drain 2D of a MOS transistor 2.例文帳に追加

MOSトランジスタ1のドレイン1Dは正の電源端子11に接続され、ゲート1Gは入力端子6に接続され、ソース1SはMOSトランジスタ2のドレイン2Dと接続される。 - 特許庁

A conductor carries a portable terminal communicating with the noncontact IC card, and sets the portable terminal to the setting part 6 of the automatic ticket gate device 5 when a train stops at an unmanned station.例文帳に追加

車掌は、非接触式ICカードと通信する携帯端末を携帯しており、無人駅で停車したときは、携帯端末を自動改札装置5の設置部6に設置する。 - 特許庁

A plurality of wires 8 electrically connect a source terminal 9 of the semiconductor chip 3 to the die pad and electrically connect a gate terminal 11 of the semiconductor chip 3 to the bonding pad 6.例文帳に追加

複数のワイヤ8により、半導体チップ3のソース端子9とダイパッドが電気的に接続され、半導体チップ3のゲート端子11とボンディングパッド6が電気的に接続されている。 - 特許庁

To provide a shipment management system for a tank lorry, which enhances the working efficiency of an operator and secures the safety of the operator in an oil terminal, by abating congestion at an entry through the gate of the oil terminal.例文帳に追加

タンクローリー出荷管理システムにおいて、油槽所の入門時の混雑を緩和し、油槽所内での運転者の作業効率の向上と安全性の確保をすること。 - 特許庁

Then, the terminal device DA1 and the terminal device DB1 performs speech communication by packet communication through the opened ports of the gate devices 11A and 11B and the IP network 14.例文帳に追加

以後、端末装置DA1および端末装置DB1が、ゲート装置11A、11BのオープンされたポートおよびIPネットワーク14を介してパケット通信による通話を行う。 - 特許庁

In a voltage output circuit 10, a first conductivity type first insulated gate field effect transistor 13 is connected between a voltage input terminal 11 and a voltage output terminal 12.例文帳に追加

電圧出力回路10では、第1導電型の第1絶縁ゲート電界効果トランジスタ13が電圧入力端子11と電圧出力端子12の間に接続されている。 - 特許庁

Another input terminal of the two inputs NAND gate 3 is connected to a column address signal line 13 while the other input terminal is connected to a row address signal line 14.例文帳に追加

2入力NANDゲート3の一方の入力端子はカラムアドレス信号線13と接続され、その他方の入力端子はロウアドレス信号線14と接続されている。 - 特許庁

In an nMOS transistor 101, a source is connected to an input terminal 121, a drain is connected to an output terminal 122, and a gate is connected to a power supply line vdd2.例文帳に追加

nMOSトランジスタ101は、ソースが入力端子121に接続され且つドレインが出力端子122に接続されるとともに、ゲートが電源ラインvdd2に接続されている。 - 特許庁

The gate terminal receives the control signal for controling a channel between the first and second drain/source terminal for adjusting the OLED current flowing through the channel.例文帳に追加

該ゲート端子は、該チャンネルを流れる有機発光ディスプレイの電流を調節する為に、第1のドレイン/ソース端子と第2のドレイン/ソース端子との間のチャネルを制御する制御信号を受信する。 - 特許庁

In a rectification side FET 8, a gate electrode is connected to the positive electrode terminal of a secondary side coil of a transformer 7 and a drain electrode is connected to the negative electrode terminal of the secondary side coil of the transformer 7.例文帳に追加

整流側FET8は、ゲート電極がトランス7の2次側コイルの正極端子に接続され、ドレイン電極がトランス7の2次側コイルの負極端子に接続されている。 - 特許庁

The other transistor 62 is a detection resistance transistor which is connected between the voltage division point M and a source terminal of the main switch 22, and whose gate terminal is connected to a bias voltage so that the detection resistance transistor is always on.例文帳に追加

他のトランジスタ62は、分圧点Mと主スイッチ22のソース端子との間に接続され、ゲート端子がバイアス電圧に接続されて常時オンする検出抵抗トランジスタである。 - 特許庁

A TR turned ON/OFF by an output of an inverter 14 is a TR T14 remoter from the ground terminal 6 in TRs 14, 15 connected in series between an output terminal 2 and the ground terminal 6 and a TR whose gate is connected to a reference voltage input terminal 4 is the TR 15 connected to the ground terminal 6.例文帳に追加

出力端子2と接地端子6との間に直列接続されるトランジスタT14とT15の内、インバータI4の出力によりオン/オフするトランジスタを接地端子6から遠い側のT14とし、基準電圧入力端子4がゲートに接続されるトランジスタを接地端子6の側のT15とする。 - 特許庁

The selecting circuit is connected at a first input terminal to the third terminal, and at a second input terminal to the fourth terminal LEV, at an output terminal to the gate of the first MOS transistor, and controls the on/off-operation of the first MOS transistor in response to levels of the third and fourth terminals.例文帳に追加

選択回路は、第1の入力端子が前記第3の端子に接続され、第2の入力端子が第4の端子LEVに接続され、出力端子が前記第1MOSトランジスタのゲートに接続され、前記第3,第4の端子のレベルに応じて前記第1MOSトランジスタをオン/オフ制御する。 - 特許庁

A non-inverted input terminal of the operational amplifier is connected to the bit lines BL1-BLn; the inverted input terminal of the operational amplifier is connected to ground potential; and the output terminal of the operational amplifier is connected to the gate electrode of the MOS transistor 154.例文帳に追加

オペアンプの非反転入力端子は、ビット線BL1〜BLnに接続され、オペアンプの反転入力端子は、接地電位に接続され、オペアンプの出力端子は、MOSトランジスタ154のゲート電極に接続される。 - 特許庁

When the respective detection outputs V1 and V2 exceed a threshold voltage VG in a gate terminal G, an FET 48 of the protection circuit 20 establishes an on-state between a drain terminal D and a source terminal S and grounds a transmission line 46.例文帳に追加

保護回路20のFET48は、各検波出力V1、V2がゲート端子Gにおける閾値電圧VGを上回ったときに、ドレイン端子Dとソース端子Sとの間をオン状態にして伝送線路46を接地する。 - 特許庁

A liquid electrolyte is used as a gate 8, and a hydrogen terminal surface is partially oxidized by the ozone processing 2, to thereby acquire the p-channel field effect transistor having as a channel, a diamond surface wherein a hydrogen terminal and an oxygen terminal are intermingled.例文帳に追加

液体電解質をゲート8として使用し、オゾン処理2により水素終端表面を部分的に酸化し、水素終端と酸素終端が混在したダイヤモンド表面をチャネルとしてなるpチャネル電界効果トランジスタを得る。 - 特許庁

The semiconductor device is provided with an IGBT(Insulated Gate Bipolar Transistor) 1 whose collector C is connected to a terminal T1, whose emitter E is connected to a terminal T2 and whose sense emitter SE is connected to the terminal T2 via a variable resistor VR1 being a current voltage conversion section.例文帳に追加

端子T1にコレクタCが接続され、端子T2にエミッタEが接続されたIGBT1が配設され、そのセンスエミッタSEは電流電圧変換部である可変抵抗VR1を介して端子T2に接続されている。 - 特許庁

A control terminal G is included to be coupled to gate voltage means adapted to provide a control voltage Vg, which controls the flow of carriers e flowing from a first main terminal S into a second main terminal D1.例文帳に追加

制御端子(G)は、第1の主端子(S)から第2の主端子(D1)に流れるキャリア(e)の流れを制御する制御電圧(Vg)を供給するように構成されたゲート電圧手段に結合されるように含まれている。 - 特許庁

A boarding management system has a check-in terminal 12 to which information about a passenger boarding procedure is inputted, a gate terminal 20 to which information about passenger boarding is inputted and a server for automatically generating a message about a passenger who has not completed a boarding procedure or boarding by a prescribed time on the basis of information received from the check-in terminal 12 or the gate terminal 20.例文帳に追加

乗客の搭乗手続についての情報が入力されるチェックイン端末12と、乗客の搭乗についての情報が入力されるゲート端末20と、前記チェックイン端末12又はゲート端末20から受信した情報に基づいて、所定の時刻までに搭乗手続又は搭乗を済ませていない乗客に関するメッセージを自動生成するサーバとを有する。 - 特許庁

The discharging circuit has a first transistor M10 connected between the gate of an output transistor M18 and an output terminal OUT and a capacitor C11 connected to the gate of the transistor, and turns on a first transistor M10 using charge of the capacitor C11 to discharge the gate potential of the output transistor M18 to the output terminal OUT.例文帳に追加

放電回路は、出力トランジスタM18のゲートと出力端子OUTとの間に接続された第1のトランジスタM10と、当該トランジスタのゲートに接続されたコンデンサC11とを有し、コンデンサC11の電荷を用いて第1のトランジスタM10をオンして出力トランジスタM18のゲート電位を出力端子OUTに放電する。 - 特許庁

An HDC 10 has a terminal 101 used for output of a write gate signal WG1 indicating write of data, and a terminal 102 used for input of a write gate signal WG2 outputted from an external circuit according to the write gate signal WG1 and to which at least signal delay in the external circuit is reflected.例文帳に追加

HDC10は、データの書き込みを指示するライトゲート信号WG1の出力に用いられる端子101と、ライトゲート信号WG1に基づいて外部の回路から出力される、少なくとも当該外部回路での信号遅延が反映されたライトゲート信号WG2の入力に用いられる端子102とを有する。 - 特許庁

An adaptive array antenna is installed on the ground at a center part of a gate, and wireless communication with a BAN terminal of a passenger using BAN.例文帳に追加

アダプティブアレーアンテナをゲートの地面中央に設置し、BANを用いて乗客が携帯するBAN端末と無線通信する。 - 特許庁

An information notification part 105 transmits connection destination information to a terminal authenticated by an authentication part 102 via the gate part 121.例文帳に追加

情報通知部105は、認証部102が認証した端末に対してゲート部121を介して接続先情報を送出する。 - 特許庁

Then, it can prevent the united gate way gw1 from transmitting needless data directed to the terminal after changeover of a communication system.例文帳に追加

そして、通信システムが切り替わった後、統合ゲートウェイgw1が不要な端末宛データを送信することを防ぐことができる。 - 特許庁

例文

To provide a gate terminal system capable of improving security concerning personal information and the data processing ability of the entire system.例文帳に追加

個人情報に関するセキュリティ、およびシステム全体のデータ処理能力を向上させることができる通門ターミナルシステムを得ること。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS