「Gate terminal」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

A cell 100 comprises three wiring layers (gate electrode layer, source/drain electrode layer, terminal layer) on a semiconductor substrate with a transistor formed thereon.例文帳に追加

セル１００は、トランジスタが形成された半導体基板上に、３層の配線層（ゲート電極層、ソースドレイン電極層、端子層）を備えている。 - 特許庁

The fourth terminal may act as a second base region or Schottky gate electrode as well as the second cathode type structure 122.例文帳に追加

上記第４の端子は、第２のカソードタイプの構造１２２の他に、第２のベース領域またはショットキーゲート電極の形態をとることができる。 - 特許庁

A data bus line is connected to the gate electrode of the corresponding 2nd search Tr, and a match line is connected to one terminal of the corresponding search circuit.例文帳に追加

データバスラインが、対応する第２サーチＴｒのゲート電極に接続され、マッチラインが、対応するサーチ回路の一方の端子に接続される。 - 特許庁

In a bias circuit 11 of an FET 6, a first resistor 1 is connected through a microstrip line 5 to a gate terminal 7 of the FET 6.例文帳に追加

ＦＥＴ６のバイアス回路１１において、第１の抵抗器１はマイクロストリップ線路５を介してＦＥＴ６のゲート端子７に接続される。 - 特許庁

A memory cell structure is equipped with a field effect switch provided with a gate terminal 1000 possessed of a trench upper part and a depletion region in a substrate.例文帳に追加

メモリセル構造は、基板内の空乏領域およびトレンチ上部を有するゲート端子１０００を有する電界効果スイッチを備えている。 - 特許庁

The final stage circuit is provided with an output stage transistor MP31 whose gate is connected to the node N1 and which controls the voltage of an output terminal OUT.例文帳に追加

最終段回路は、ゲートがノードＮ１に接続され、出力端子ＯＵＴの電圧を制御する出力段トランジスタＭＰ３１を備える。 - 特許庁

The equivalent circuit model of a meander type gate field effect transistor having gate wiring formed between plurality of pairs of opposed drain wires and source wires comprises resistors and coils connected to a drain terminal, a source terminal and a gate terminal, respectively, the same number of field effect transistors as the number of paired drain and source wirings, and resistors provided between gates of these field effect transistors.例文帳に追加

対向させた複数対のドレイン配線とソース配線との間にゲート配線を形成してなるミアンダ型ゲート電界効果トランジスタの等価回路モデルにおいて、ドレイン端子とソース端子とゲート端子とにそれぞれ接続した抵抗及びコイルと、対を成すドレイン配線とソース配線の個数の電界効果トランジスタと、これらの電界効果トランジスタのゲート間に設けた抵抗とによってミアンダ型電界効果トランジスタの等価回路モデルを構成することとした。 - 特許庁

In the switch circuit 32, one main electrode 34b and a gate electrode 34d are connected to a connection point 26, another main electrode 34a is equipped with an insulated gate type transistor 34 connected to an output terminal 30c of the operational amplifier 30, and a semiconductor well region of the insulated gate type transistor 34 is connected to the output terminal 22 through a bias electrode 34c.例文帳に追加

スイッチ回路３２は、一方の主電極３４ｂとゲート電極３４ｄが接続点２６に接続されており、他方の主電極３４ａがオペアンプ３０の出力端子３０ｃに接続された絶縁ゲート型トランジスタ３４を備えており、その絶縁ゲート型トランジスタ３４の半導体ウェル領域がバイアス電極３４ｃを通して出力端子２２に接続されている。 - 特許庁

Directly connected or multi-gate FETs (Q1, Q2) are employed in place of diodes as components constituting a transmission / reception changeover switching circuit in a wireless communication system and the resistance of gate resistors (R11 to R13, R21 to R23) connected between each gate terminal and a control terminal is selected smaller from a higher voltage application side toward a lower voltage application side.例文帳に追加

無線通信システムにおける送受信切替え用のスイッチ回路を構成する素子としてダイオードの代わりに直列接続もしくはマルチゲートのＦＥＴ（Ｑ１，Ｑ２）を用い、各ゲート端子と制御端子との間に接続されるゲート抵抗（Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２３）の抵抗値を、高い電圧が印加される側から低い側へ順に小さくするようにした。 - 特許庁

In a microstrip line 2 formed on a dielectric substrate 1, a gate of an input terminal of an amplifier element 3 is connected to an input terminal side line 2a, a drain of the output terminal is connected to an output terminal side line 2b and a source thereof is connected to a ground surface 7 of a substrate rear surface via a ground electrode 5.例文帳に追加

誘電体基板１上に形成されたマイクロストリップ線路２において、増幅素子３の入力端のゲートが入力端側線路２ａに接続され、出力端のドレインが出力端側線路２ｂに接続され、ソースが接地電極５を介して基板裏面の接地面７に接続される。 - 特許庁

The inductor drive circuit 1 includes a positive electrode terminal TP and negative electrode terminal TN on which a direct current voltage is applied, an inductor 10 and transistor 50 connected in series between the positive electrode terminal TP and negative electrode terminal TN, a gate control circuit 70, a diode 55, and a reflux diode 30.例文帳に追加

インダクタ駆動回路１は、直流電圧が印加される正極端子ＴＰ及び負極端子ＴＮと、それら正極端子ＴＰと負極端子ＴＮとの間に直列に接続されたインダクタ１０及びトランジスタ５０と、ゲート制御回路７０と、ダイオード５５と、還流ダイオード３０とを備える。 - 特許庁

In the CMOS amplifier, p-type and n-type four-terminal double insulation gate field effect transistors are used, and each drain is connected in common and used as an output terminal; while respective first gates are connected and used as a first input terminal, and respective second gates are connected and used as a second input terminal.例文帳に追加

Ｐ形およびＮ形の四端子二重絶縁ゲート電界効果トランジスタを用い、それぞれのドレインを共通接続して出力端子とし、それぞれの第一のゲートを接続して第一の入力端子とし、それぞれの第二のゲートを接続して第二の入力端子とするＣＭＯＳ増幅器を構成する。 - 特許庁

The shift register includes: a transistor Q1 for supplying a clock signal CLK of a first clock terminal CK1 to an output terminal OUT; a transistor Q5 connected between a node N1 which is a gate node of the transistor Q1, and a second clock terminal CK2; and a transistor Q9 connected between the node N1 and an input terminal IN.例文帳に追加

シフトレジスタは、第１クロック端子ＣＫ１のクロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１と、当該トランジスタＱ１のゲートノードであるノードＮ１と第２クロック端子ＣＫ２との間に接続するトランジスタＱ５と、ノードＮ１と入力端子ＩＮとの間に接続するトランジスタＱ９を備えている。 - 特許庁

The current that can be supplied to the load circuit 11 is determined by the MOS transistor 16 whose lower limit voltage is the gate terminal voltage, and power losses are minimized.例文帳に追加

負荷回路１１へ供給可能な電流は下限電圧をゲート端子電圧としたＭＯＳトランジスタ１６で定まり電力損失は最小化される。 - 特許庁

In a base unit 1, a mode select switch 13a is turned on in the case of going outside and one input terminal of an AND gate 13d is turned to a high level.例文帳に追加

親機１において、外出時にモード選択スイッチ１３ａをＯＮ状態にして、ＡＮＤゲート１３ｄの一方の入力端子をハイレベルにしておく。 - 特許庁

When, for example, the clock signal is switched from CLKA to CLKB, the handshake signal SELA disables the CLKA of a terminal 20 at an AND gate 56.例文帳に追加

例えば、クロック信号をＣＬＫＡからＣＬＫＢへ切り換える場合、ＳＥＬＡがＡＮＤゲート５６において端子２０のＣＬＫＡをディスエーブルにする。 - 特許庁

To stop the function as a telephone at use of an application and make it function as an exclusive terminal for each application such as a gate function, a music play back function, etc.例文帳に追加

アプリケーション使用時には電話機としての機能を停止させ、ゲーム機能や音楽再生機能等の各アプリケーションの専用端末として機能させること。 - 特許庁

A gate of a MOSFET 1 is connected to a positive terminal of a power supply 2 for a drive circuit via a 1st switching element SW1.例文帳に追加

ＭＯＳＦＥＴ１のゲートが共振コイルＬ１及び第１のスイッチング素子ＳＷ１を介して駆動回路用電源２のプラス端子に接続されている。 - 特許庁

A gate 4G and a drain 4D of the MOS transistor 4 are connected in common, and a drain 3D of a MOS transistor 3 is connected to an output terminal 7.例文帳に追加

ＭＯＳトランジスタ４のゲート４Ｇとドレイン４Ｄは共通接続され、ＭＯＳトランジスタ３のドレイン３Ｄは出力端子７に接続される。 - 特許庁

The detecting current Idet is amplified in the auxiliary circuit 30, and a feedback current Ifd is fed back to a gate terminal of the output transistor 12.例文帳に追加

検出電流Ｉｄｅｔは補助回路３０により増幅され、帰還電流Ｉｆｂが出力トランジスタ１２のゲート端子へと帰還される。 - 特許庁

The signal output 10 comprises m (≥2)-pieces of fuses 12a and 12b, a NAND gate 14, resistance elements 16a and 16b, and an output terminal 18.例文帳に追加

信号出力部１０は、ｍ（≧２）個のヒューズ１２ａ，１２ｂ、ＮＡＮＤゲート１４、抵抗素子１６ａ，１６ｂ、および出力端子１８を含んでいる。 - 特許庁

To provide a network facsimile machine which more certainly executes the own local terminal registration to a gate keeper in an environment with a network based on the ITU-T Recommendation H. 323.例文帳に追加

ＩＴＵ−Ｔ勧告Ｈ．３２３のネットワーク環境下においてネットワークファクシミリ装置が、ゲートキーパへの自端末登録をより確実に実行する。 - 特許庁

The second potential V2 is different from a potential V3 at a terminal connected to the gate of the transistor T1 for voltage-current conversion through a holding capacitor C2.例文帳に追加

第２の電位Ｖ２は、電圧電流変換用トランジスタＴ１のゲートに保持容量Ｃ２を介して結合している端子の電位Ｖ３とは異なる。 - 特許庁

This gate access control system uses an on-vehicle machine terminal and a reader so as to ensure the reading of a personal tag of an occupant inside the vehicle, so that the problem of reading accuracy is solved.例文帳に追加

読み取り精度の問題を解決するため、車両内の乗員の個人タグの読み取りを確実にするために、車載機端末とリーダを利用する。 - 特許庁

Data frames inputted again to a communication terminal being a transmission source after being circulated once on the transmission path of the logical ring are intercepted and disappear in an optical gate device (120).例文帳に追加

論理的リングの伝送パスを一周して送信元の通信端末に再度入力したデータフレームは、光ゲート装置（１２０）で遮断され消滅する。 - 特許庁

The circuit 102 controls to set the SW1 in the non-conductive state and set the SW2 in the conductive state at least during the potential of the gate terminal is Vdd.例文帳に追加

回路１０２は、少なくともゲート端子の電位がＶddである期間はＳＷ１を非導通状態にすると共にＳＷ２を導通状態に制御する。 - 特許庁

All of the entrance date and time and the transaction information are deleted when data indicating that discount is applied from the exit gate terminal is received.例文帳に追加

退場ゲート端末から割引が実行されたことを示すデータを受信したときに、メモリに記憶された入場日時と取引情報のすべてを消去する。 - 特許庁

In each of a protective transistor Qn1 and a protective transistor Qn2, a drain terminal is connected to a pad, while gate and source terminals are connected to VSS.例文帳に追加

保護トランジスタＱｎ１及び保護トランジスタＱｎ２各々は、ドレイン端子がパッドへと接続され、ゲート端子及びソース端子がＶＳＳへと接続される。 - 特許庁

The outer lead LS 1 is an external terminal connected to the path which drives the gate, and the outer leads LS 2 are external terminals connected to the main current path.例文帳に追加

アウタリードＬＳ１は、ゲートを駆動する経路に接続される外部端子であり、アウタリードＬＳ２は、主電流経路に接続される外部端子である。 - 特許庁

A NOR gate 204 outputs, to the reset terminal of the SR flip flop 100, a negative logical sum of the feedback signal FBQ and the input signal In.例文帳に追加

ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 - 特許庁

A transfer gate MT6 constituted of a P channel MOS transistor is inserted between the output terminal of the start-up circuit 132 and the connection node A.例文帳に追加

スタートアップ回路１３２の出力端子と接続ノードＡの間には、Ｐチャネル型ＭＯＳトランジスタからなる転送ゲートＭＴ６が挿入されている。 - 特許庁

The switching transistors M1-M4 perform switching operation depending on a voltage being applied to the gate terminal and supplies a drive voltage intermittently to a motor 200.例文帳に追加

スイッチングトランジスタＭ１〜Ｍ４は、ゲート端子に印加される電圧に応じてスイッチング動作し、モータ２００に間欠的に駆動電圧を供給する。 - 特許庁

Further, a resistor R2 is provided between the gate of Q3 and a ground terminal PG, and S and PG are connected to the same external pin (ground voltage GND) on a package.例文帳に追加

また、Ｑ３のゲートと接地端子ＰＧの間に抵抗Ｒ２を設け、ＳとＰＧは、パッケージ上で同一の外部ピン（接地電圧ＧＮＤ）に接続する。 - 特許庁

At the same time, a BD signal of a DATA_IN terminal 21 is latched by a DFF 5-1 at a rise of a next CLK through an AND gate 8.例文帳に追加

同時に、ＡＮＤゲート８を通じてＤＡＴＡ＿ＩＮ端子２１のＢＤ信号がその次のＣＬＫの立ち上がりでＤＦＦ５−１にラッチされる。 - 特許庁

In the meantime, data of maintenance of a failure management table and soft set constant in toll gate device is sent from the analysis terminal 1 to the failure management server 2.例文帳に追加

一方、解析端末１から障害管理サーバ２に障害管理テーブルのメンテナンスおよび料金所機器におけるソフト設定定数のデータを送信する。 - 特許庁

To the two nodes OUT/OUTB of the latch circuit, the gate/drain of a charging transistor are connected respectively, and its source is connected to the input terminal INB of the latch circuit.例文帳に追加

そのラッチ回路の２つの節点ＯＵＴ／ＯＵＴＢにゲート／ドレインを各々接続し、ソースをラッチ回路の入力端子ＩＮＢと接続する。 - 特許庁

The computer terminal 30 displays the leading guidance regarding the next gate to be headed to on a rewritable display domain 520 of the rewritable paper 500 via the printer 40.例文帳に追加

コンピュータ端末３０は、プリンタ４０を介して、次に向かうゲートへの誘導案内をリライタブルペーパ５００のリライタブル表示領域５２０に表示する。 - 特許庁

To a connection node of the constant current source IP and the collector terminal of the transistor B1, the gate terminals of the transistors M1 and M2 of an n-channel MOS transistor are connected.例文帳に追加

定電流源ＩＰとトランジスタＢ１のコレクタ端子の接続ノードには、ｎチャンネルＭＯＳトランジスタのトランジスタＭ１，Ｍ２のゲート端子が接続されている。 - 特許庁

When the potential of the gate terminal Vg is lowered, the p^+ diffusion regions P1, P2 absorb a minority carrier or a hole from a channel region 4.例文帳に追加

そして、ゲート端子Ｖｇの電位を低下させたときに、ｐ^＋拡散領域Ｐ１及びＰ２がチャネル領域４からマイノリティキャリアである正孔を吸収する。 - 特許庁

To prevent generation of through-current because of a potential change in a gate of an output transistor by a potential change in an output terminal through a phase compensation capacitor.例文帳に追加

出力端子の電位の変動が位相補償キャパシタを介して出力トランジスタのゲートの電位を変動させることによる貫通電流の発生を防ぐ。 - 特許庁

An operational amplifier OP2 performs differential amplification of the predetermined set voltage and the voltage of the first terminal T1a and controls gate voltage of the p-channel type transistor Mp1.例文帳に追加

オペアンプＯＰ２は、所定の設定電圧と、第１端子Ｔ１ａの電圧とを差動増幅し、Ｐチャンネル型トランジスタＭｐ１のゲート電圧を制御する。 - 特許庁

The gate terminal of the FET 6 receives a signal outputted from a phase and pulse width control circuit 7 receiving a horizontal drive pulse (HD) signal.例文帳に追加

ＦＥＴ６のゲート端子は、水平駆動パルス（ＨＤ）信号が入力された位相、パルス幅制御回路７から出力される信号が入力されている。 - 特許庁

A well-shaped sine wave can be obtained in a gate side terminal 39, and the wave is supplied to a capacitive load as a repeating wave via a DC cut capacitive element 55.例文帳に追加

ゲート側端子３９には、きれいな正弦波が得られ、直流カット容量素子５５を介して、容量性負荷に繰り返し波として供給する。 - 特許庁

A bias electrode 6c electrically connected to the semiconductor well area of the insulating gate type transistor 6 is electrically connected to the output terminal 22.例文帳に追加

絶縁ゲート型トランジスタ６の半導体ウェル領域に電気的に接続されているバイアス電極６ｃが、出力端子２２に電気的に接続されている。 - 特許庁

In one region of the N-type diffused layer 15 about a gate electrode 14, an in-cell power line 11a extending from the power terminal 11 is formed.例文帳に追加

Ｎ型拡散層１５のゲート電極１４に対する一方の領域には、電源端子１１から延びるセル内電源線１１ａが形成されている。 - 特許庁