「Gate terminal」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

In the bi-directional thyristor 11 interposed between a power supply 16 and a load 15 to form a closed circuit in conjunction with these members and having a first terminal 12 on the load side, a second terminal 13 on the power supply side and a gate 14, a semiconductor element 17 having an overvoltage protective function is disposed between the first terminal 12 or the second terminal 13 and the gate 14.例文帳に追加

電源１６及び負荷１５間に配置されてこれらの部材とともに閉回路を形成し、負荷側に第１の端子１２を、電源側に第２の端子１３を夫々有し、更にゲート１４を有する双方向サイリスタ１１において、前記第1の端子又は第２の端子１３とゲート１４間に過電圧保護機能を有した半導体素子１７を配置したことを特徴とする過電圧保護機能付き双方向サイリスタ１１。 - 特許庁

In the variable gain amplifier, a drain terminal D3 of a 1st FET 22 and an emitter terminal E3 of a 1st bipolar type transistor 23 are connected in cascade, an information signal is input from the gate terminal G3, a control signal is input from a base terminal G3, and the information signal controlled by the above control signals is output from a collector terminal C3.例文帳に追加

第１の電界効果トランジスタ（以下、第１のＦＥＴという。）２２のドレイン端子Ｄ３と、第１のバイポーラ型トランジスタ２３のエミッタ端子Ｅ３とをカスケードに接続し、ゲート端子Ｇ３から情報信号を入力し、ベース端子Ｇ３から制御信号を入力し、上記制御信号により制御された情報信号をコレクタ端子Ｃ３から出力することで実現する。 - 特許庁

The regulator includes: an amplifier applied so that a positive terminal receives a reference voltage; a master source follower whose gate is driven by an output of the amplifier and whose source is connected to a negative terminal of the amplifier; and at least one slave source follower whose at least one gate is shared with the gate of the master source follower and which has a source being an output of the regulator.例文帳に追加

レギュレータであって、正端子で基準電圧を受けるように適用される増幅器、増幅器の出力は、そのゲートを駆動するように構成され、そのソースは、増幅器の負端子に接続されるマスターソースフォロワ、および少なくとも１つのソースフォロワのゲートは、マスターソースフォロワのゲートと共有され、かつレギュレータの出力となるように構成されるソースを有する、少なくとも１つのスレーブソースフォロワを含む。 - 特許庁

It is possible to realize a gate drive circuit of simple circuitry, in which the first gate terminal 2 is kept on and the second gate terminal 3 is PWM-controlled, and low-loss driving can be implemented at low cost.例文帳に追加

第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を直列接続したハーフブリッジ回路に適用するゲート駆動回路であり、第一ゲート端子２を常時オンとする保持回路１９を備え、簡易な回路構成、かつ低コストで第一ゲート端子２を常時オン、第二ゲート端子３をＰＷＭ制御する低損失な駆動を可能としたゲート駆動回路を実現することができる。 - 特許庁

A basic function module 2 for configuring a gate unit with a connector unit 1 transfers control information stored in advance to the control terminal 4 when the control terminal 4 is connected to the basic function module and the control terminal 4 controls a concerned device to be controlled by using the transferred control information.例文帳に追加

ゲート装置をコネクタ装置１とで構成する基本機能モジュール２は、コントロール端末４が接続されると予め記憶してある制御情報をコントロール端末４に転送し、コントロール端末４は転送された制御情報により対応する被制御機器を制御する。 - 特許庁

A non-reversal input terminal of the comparator 30 is connected to the output part 10a by way of a delay circuit 11, the reversal input terminal, to the output part 20a, the output terminal, to the base of a transistor 40 and the collector of the transistor 40, to the gate of FET 3 and an emitter is grounded.例文帳に追加

コンパレータ３０の非反転入力端子は遅延回路１１を介して出力部１０ａに、反転入力端子は出力部２０ａに、出力端子はトランジスタ４０のベースに接続され、トランジスタ４０のコレクタはＦＥＴ３のゲートに接続され、エミッタは接地されている。 - 特許庁

The tolerant function attached analog switch circuit 1 includes: a first inverter 2; a second inverter 3; a transfer gate unit 4; a first input output terminal 11; and a second input output terminal 12, and a voltage equal to or more than a voltage of a high level power supply Vdd is applied to the second input output terminal 12.例文帳に追加

トレラント機能付きアナログスイッチ回路１は、第１のインバータ２、第２のインバータ３、トランスファーゲート部４、第１の入出力端子１１、及び第２の入出力端子１２を有し、第２の入出力端子１２に高電位側電源Ｖｄｄ以上の電圧が印加される。 - 特許庁

A source 1S of the MOS transistor 1 is connected to a positive power terminal 8, a gate 1G is connected to a first bias terminal 6 to which a first bias voltage is supplied, and a drain 1D is connected to an input terminal 4 and is also connected to a source 11S of the MOS transistor 11.例文帳に追加

ＭＯＳトランジスタ１のソース１Ｓは、正の電源端子８に接続され、ゲート１Ｇは、第１のバイアス電圧が供給される第１のバイアス端子６に接続され、ドレイン１Ｄは、入力端子４に接続されているとともに、ＭＯＳトランジスタ１１のソース１１Ｓに接続される。 - 特許庁

The system is constituted in such a way that a control server executes communication with each additional value service server and control and access from the control server to a user terminal or from the user terminal to the control server is performed via a gate way server for providing a united interface concerning the user terminal.例文帳に追加

付加価値サービスサーバとの通信や制御をコントロールサーバが司り、このコントロールサーバからのユーザー端末へのアクセスまたはユーザー端末からコントロールサーバへのアクセスを、ユーザー端末に対して統一したインタフェースを提供するゲートウエイサーバを介して行う構成を備える。 - 特許庁

A charging control IC11 monitors a battery voltage VBATT of a lithium ion battery 10, by measuring the terminal voltage of the lithium ion battery 10 connected between a VDD terminal and a GND terminal, and controls the gate/source voltage VGS of a transistor Q2 on the basis of the measured results.例文帳に追加

充電制御用ＩＣ１１は、ＶＤＤ端子とＧＮＤ端子間に接続されたリチウムイオン電池１０の端子電圧を測定することにより、リチウムイオン電池１０の電池電圧ＶＢＡＴＴを監視し、その測定結果に基づき、トランジスタＱ２のゲート・ソース間電圧ＶＧＳを制御する。 - 特許庁

The user terminal is provided with a display part and the gate way server executes communication with the user terminal by a protocol for using a general description language to be used in a browser operated in the display part and provides the interface by which menu display is executed in the display part of the user terminal.例文帳に追加

ユーザー端末は、ディスプレイ部を有し、ゲートウエイサーバは、ユーザー端末との通信をこのディスプレイ部で動作するブラウザで使用可能な汎用記述言語が使用できるプロトコルにより行い、ユーザー端末のディスプレイ部におけるメニュー表示が可能なインタフェースを提供する。 - 特許庁

In this electrostatic breakdown protection circuit comprising an MOS type transistor and a PN junction, the drain of the MOS type transistor is connected to a protection object terminal; the gate thereof is connected to a first power terminal; and the source thereof is connected to the first power terminal by interposing the PN junction in the forward direction.例文帳に追加

ＭＯＳ型トランジスタとＰＮ接合からなる静電破壊保護回路において、ＭＯＳ型トランジスタのドレインを被保護端子に接続し、ゲートを第一の電源端子に接続するとともに、ソースをＰＮ接合を順方向に介して第一の電源端子に接続する。 - 特許庁

A box circuit 23 outputs a signal to a transistor gate connecting terminal 10 for charge control which signal cancels the charge prohibiting signal, even if the charge prohibiting signal is inputted in the control terminal 13 for the microcomputer when an excess current detecting voltage is detected by an excess current voltage detecting terminal 12.例文帳に追加

Ｂｏｘ回路２３は、過電流の電圧検出端子１２が過電流検出電圧となった場合、充電禁止信号がマイコン用のコントール端子１３に入力されても、前記充電禁止信号をキャンセルする信号を前記充電制御用トランジスタゲート接続端子１０に出力する。 - 特許庁

When an NMOS TR is employed for a TR 2, a potential is given to a terminal 13 and a potential higher than the potential given to the terminal 13 is given to a terminal 12 so as to bring the gate-source voltage of the TR 2 to a threshold value or below it, thereby bringing the TR 2 to an off state or a deep accumulation state.例文帳に追加

そして、トランジスタ２がＮＭＯＳトランジスタであれば、端子１３にある電位を与え、端子１２に端子１３に与える電位よりも高い電位を与えることにより、トランジスタ２のゲート−ソース間電圧を閾値以下にして、トランジスタをオフ状態又は深いアキュミュレーション状態にする。 - 特許庁

In the semiconductor integrated circuit with an output terminal to output either H level or L level, an input terminal to which the control signal is input, while outputting either level of the output terminal, forces either one side or both side of the divided gate to be on state preferentially.例文帳に追加

本発明はＨレベルか、Ｌレベルかを出力する出力端子を備える半導体集積回路において、制御信号が入力される入力端子により、前記出力端子の何れかのレベルを出力すると共に、分割されたゲートの片側か、双方かを選択的にオン状態とする。 - 特許庁

In a pixel circuit Aij, by applying potential Vcc to potential wiring Ui; potential Low to gate wiring Gi; potential High to control wiring Ri; and control wiring Pi to potential High, gate terminal potential of a driving TFT:Q is made to potential of data wiring Dj.例文帳に追加

画素回路Ａｉｊにおいて、電位配線Ｕｉを電位Ｖｃｃ、ゲート配線ＧｉをＬｏｗ、制御配線ＲｉをＨｉｇｈ、制御配線ＰｉをＨｉｇｈとして駆動用ＴＦＴ：Ｑ１のゲート端子をデータ配線Ｄｊの電位とする。 - 特許庁

In the cascade type distributed amplifier configured by parallel connecting a plurality of stages of unit circuits, a damping resistor R_gate is serially inserted between the gate terminal of a gate grounding transistor Q_2 in each of unit circuits and a grounding capacitor C_gate.例文帳に追加

複数段の単位回路を並列接続して構成したカスコード型分布増幅器において、各単位回路中のゲート接地トランジスタＱ２のゲート端子と接地容量Ｃ_ｇａｔｅとの間に直列にダンピング抵抗Ｒ_ｇａｔｅを挿入する。 - 特許庁

This circuit has a structure in which a serial circuit of a diode and a resistor is connected between a gate drive circuit and a collector of an IGBT, and a diode is provided between an emitter of a gate signal blocking transistor and a cathode of a constant voltage diode connected to a control terminal.例文帳に追加

ゲート駆動回路とＩＧＢＴのコレクタとの間にダイオードと抵抗の直列回路を接続し、さらにゲート信号遮断用トランジスタのエミッタと制御端子に接続した定電圧ダイオードのカソードとの間にダイオードを設ける。 - 特許庁

Thus, just after the switching to turn-off of the MOSFET, a changing speed of the gate voltage is kept high at a lower resistance by both the resistor means and then the changing speed of the gate voltage is relaxed in proper timing depending on the terminal voltage and the main current.例文帳に追加

これにより、ＭＯＳＦＥＴターンオフ切替え直後は両抵抗手段による低い抵抗値でゲート電圧の変化速度を高く保持し、その後端子電圧値と主電流値に応じて適切なタイミングでゲート電圧の変化速度を緩和する。 - 特許庁

A PTL connection logic gate 1 for connecting a PTL with an I/O terminal incorporates splitters 3 and 4 wherein the splitter 3 branches a clock signal inputted from a receiver 5 and outputs it through a driver 7 and to a logic gate 2.例文帳に追加

ＰＴＬを入出力端子に接続するＰＴＬ接続用論理ゲート１がスプリッタ３，４を内蔵し、スプリッタ３はレシーバ５から入力するクロック信号を分岐してドライバ７を介して出力する一方で論理ゲート２へ出力する。 - 特許庁

To provide an information communication system that continues switching control after a standby system gate keeper is selected in the case that an active system gate keeper conducting connection control between a public network connector connected to a public network and a computer terminal is failed.例文帳に追加

公衆網と接続される公衆網接続装置とコンピュータ端末の接続制御を行う稼動系ゲートキーパが故障した場合、待機系ゲートキーパに切り替えて交換制御を継続する情報通信システムを提供することを目的とする。 - 特許庁

For example, when the carrier of the portable information terminal 1n tires to pass a gate, a reading device 40 reads a recognition code held by the IC camp Mn, and when passage permission is obtained in response to this code, the gate is opened so that the carrier can pass.例文帳に追加

例えば携帯情報端末１ｎの携帯者がゲートを通過しようとすると、読み取り装置４０は、ＩＣチップＭｎが保持する認識符号を読み出し、それに対応して通過許可を得た場合にはゲートを開き通過可能にする。 - 特許庁

At the rising of an output, a GND potential is applied to the source electrode of the NchFET 1b connected to an output terminal 4, and a VDH potential is applied to the gate electrode of the NchFET 1b, then, a gate-to-source voltage is set as VDH at an initial stage.例文帳に追加

出力の立ち上がり時には、出力端子４に接続するＮｃｈＦＥＴ１ｂのソース電極はＧＮＤ電位、ゲート電極にはＶＤＨが印加され、初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。 - 特許庁

An RF input signal terminal is coupled to a gate electrode of the first MOSFET, and the gate of the second MOSFET is connected between a resistor and a capacitor connected in series between the drain of the second MOSFET and the source of the first MOSFET.例文帳に追加

RF入力信号端子がこの第一のMOSFETトランジスタのゲート電極に接続され、第二のMOSFETトランジスタのゲートは、第二のMOSFETトランジスタのドレーンと第一のMOSFETトランジスタのソースとの間に直列に接続された抵抗及とコンデンサの間に接続される。 - 特許庁

To provide the driving control method of photosensor system, capable of realizing image reader, where reliability is fully secured by suppressing the deterioration of element characteristic caused by the bias of a voltage waveform applied to the gate terminal of a double-gate photosensor.例文帳に追加

ダブルゲート型フォトセンサのゲート端子に印加される電圧波形の偏りに起因する素子特性の劣化を抑制して、信頼性が十分に確保された画像読取装置を実現することができるフォトセンサシステムの駆動制御方法を提供する。 - 特許庁

The device for short circuiting between the LSI terminals includes ring wiring for short circuiting, stretched into a shape of ring on the periphery of the terminal of the LSI, a tri-state gate connected with the ring wiring for the short circuit between the terminals in the LSI, and has an enable signal which turns on/turns off the tri-state gate.例文帳に追加

本発明はLSIの端子周辺にリング状に張られた短絡用リング配線と、当該短絡用リング配線とLSI内の各端子間に接続されたトライステートゲートと、トライステートゲートをオン・オフするイネーブル信号を有している。 - 特許庁

A diode 40 is provided on the semiconductor substrate, and electrically connects a gate terminal 31 and the first main electrode 21 to each other in an orientation so that transmission of a gate signal to the first main electrode 21 is reverse current.例文帳に追加

ダイオード４０は、半導体基板上に設けられており、ゲート信号の第１の主電極２１への伝搬が逆方向電流となるような向きでゲート端子３１および第１の主電極２１の間を互いに電気的に接続している。 - 特許庁

The shift register is provided with TFTs 21 to 25, 31, 34, a gate electrode and a drain electrode of the TFT 34 are connected to a reference voltage input terminal DD. and a gate electrode of the TFT 23 is connected to a source electrode of the TFT 34.例文帳に追加

シフトレジスタはＴＦＴ２１〜２５、３１、３４を備え、ＴＦＴ３４はゲート電極とドレイン電極とが基準電圧入力端子ＤＤに接続され、ＴＦＴ２３のゲート電極はＴＦＴ３４のソース電極に接続されている。 - 特許庁

In a reset operation, a reverse bias voltage waveform with respect to the voltage waveform of reset pulses ϕT1, ϕT2..., ϕTn to be applied to the top gate terminal TG of the double-gate photosensor 10 is added, immediately after the processing cycle of the image reading operation.例文帳に追加

リセット動作において、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧに印加されるリセットパルスφＴ１、φＴ２、…φＴｎの電圧波形に対する逆バイアス電圧波形を、上記画像読取動作の処理サイクルの直後に付加する。 - 特許庁

When inspecting a characteristic of the output terminal 5 which outputs a constant voltage, a gate voltage of the N-channel MOSFET is controlled, thereby enabling its drain current to be equal to load current in the inspection condition of the output terminal.例文帳に追加

定電圧を出力する出力端子５の特性検査時において、ＮチャンネルＭＯＳＦＥＴのゲート電圧を制御して、そのドレイン電流を出力端子の検査条件の負荷電流と等しくすることができる。 - 特許庁

To each IGBT, a gate signal G is inputted through a time-delay generating circuit 51, 52...5n, and the voltage between the input terminal and the output terminal of each IGBT is measured by a voltage measuring circuit 71, 72...7n.例文帳に追加

各ＩＧＢＴには、時間遅れ発生回路５１，５２・・・５ｎを介してゲート信号Ｇが入力され、また各ＩＧＢＴの入力端子−出力端子間電圧は、電圧測定回路７１，７２・・・７ｎにより測定されている。 - 特許庁

When a portable terminal 10 approaches a gateway security gate 8 while power is turned on, signals S1-S3 are exchanged between the portable terminal 10 and a gateway key reader 9, and the gateway key reader 9 outputs a read signal S4.例文帳に追加

携帯端末１０が電源オンの状態で玄関口セキュリティゲート８に接近すると、携帯端末１０と玄関口キーリーダ９との間で信号Ｓ1〜Ｓ3のやり取りがあり、玄関口キーリーダ９は読取信号Ｓ4を出力する。 - 特許庁

The terminal 2 determines whether to permit driving of the vehicle, based on the number information scanned by an entrance scanning sensor 4 and the information stored in the terminal storage device 21, and opens a crossing gate 3, when it gives permission.例文帳に追加

端末２は、入口読取センサ４により読み取られたナンバと、端末用記憶装置２１に格納されている情報に基づいて、車両の通行を許可するか否かを判定し、許可する場合は、遮断機３を開放する。 - 特許庁

In a gate discharging transistor 40, an emitter is connected to a cathode of the diode 20, a collector is connected through a resistor 23 to a second terminal 12b and a base is connected through a resistor 24 to the second terminal 12b and also connected to an anode of the diode 20.例文帳に追加

ゲート放電用トランジスタ40は、エミッタがダイオード20のカソードに接続され、コレクタが第２端子12ｂに抵抗23を介して接続され、ベースが抵抗24を介して第２端子12ｂに接続され、かつダイオード20のアノードにも接続されている。 - 特許庁

A diode for detection for detecting a collector terminal voltage in the on state of a switch element to be driven is connected to a collector terminal of the IGBT switch element to be driven through a wiring passage which has passed the other gate drive circuit.例文帳に追加

駆動対象となるスイッチ素子のオン時のコレクタ端子電圧を検出するための検出用ダイオードを、他のゲート駆動回路を経由した配線経路で駆動対象となるＩＧＢＴスイッチ素子のコレクタ端子に接続する。 - 特許庁

The home gate way 3 creates a profile showing the looking and listening tendency of program by each user or each receiving terminal 2, searches programs which suit the profile from a program information of each broadcasting media, and recommends to the user or the receiving terminal 2.例文帳に追加

ホームゲートウェイ３は、ユーザまたは受信端末２ごとに番組の視聴傾向を示すプロファイルを作成し、各放送メディアの番組情報からプロファイルに適合する番組を検索して、ユーザまたは受信端末２に推薦する。 - 特許庁

A collection electrode 19 collecting ions is connected to a gate terminal of a p-MOS type FET 181 via a rectifier diode 182, and direct current voltage is impressed to a drain terminal of the p-MOS type FET 181.例文帳に追加

イオンを捕集するための捕集電極１９は、整流用のダイオード１８２を介してｐ−ＭＯＳ型ＦＥＴ１８１のゲート端子に接続され、ｐ−ＭＯＳ型ＦＥＴ１８１のドレイン端子には直流電圧が印可される。 - 特許庁

In response to the comparison result signal of logical low level, an AND gate 18 inserted between the output terminal of a PWM amplifier 15 and the control terminal of the switching element 11 brings a PWM signal forcibly to logical low level.例文帳に追加

ＰＷＭ増幅器１５の出力端子とスイッチング素子１１の制御端子との間に挿入されたアンドゲート１８は、論理ローレベルの比較結果信号に応答して、ＰＷＭ信号を強制的に論理ローレベルにする。 - 特許庁

Furthermore, the NMOS transistor is connected between the second terminal and the load, and a voltage based on a voltage of the first terminal is applied to a gate electrode of the NMOS transistor and a substrate electrode.例文帳に追加

さらに、前記ＮＭＯＳトランジスタは、前記第２の端子と前記負荷の間に接続されており、前記ＮＭＯＳトランジスタのゲート電極及び基板電極には、前記第１の端子の電圧に基づいた電圧が印加されている。 - 特許庁

In the second path B, an input matching circuit 15 is connected between the input terminal IN and the gate of the FET 12, and an output matching circuit 16 is connected between the drain of the FET 12 and the output terminal OUT.例文帳に追加

第２経路Ｂは、入力端子ＩＮとＦＥＴ２のゲート間に入力整合回路１５が接続されるとともに、ＦＥＴ１２のドレインと出力端子ＯＵＴ間に出力整合回路１６が接続されて構成されている。 - 特許庁

In the case that the user performs the power-on operation after the expiration of the use regulation period or an exit notification from an exit gate terminal is received, the mobile terminal powers on the portion to be regulated thereafter.例文帳に追加

その後、前記使用規制期間の満了後ユーザによる電源オン操作が行われた場合、又は、出場ゲート端末からの出場通知を受信した場合に、携帯端末は、前記規制対象部位の電源をオンにする。 - 特許庁

Input variable terminal input 1[1] to input 1[k] are coupled with a floating gate FG of a νMOS inverter INV via paraelectrics C_1 to C_k, and a control variable terminal input 2 is coupled via a threshold data holding circuit HLD.例文帳に追加

νＭＯＳインバータＩＮＶのフローティングゲートＦＧに、入力変数用端子input1〔１〕〜input1〔ｋ〕を常誘電体容量Ｃ_1 〜Ｃｋを介して結合し、制御変数用端子input2をしきい値データ保持回路ＨＬＤを介して結合する。 - 特許庁

In a voltage output circuit 10, an output transistor 11 is connected between a first terminal 16 to which an input voltage Vin is applied and a second terminal 17 to which a load RL is connected, and has its gate electrode connected to a first node N1.例文帳に追加

電圧出力回路１０では、出力トランジスタ１１は、入力電圧Ｖｉｎが印加される第１端子１６と負荷ＲＬが接続される第２端子１７の間に接続され、ゲート電極が第１ノードＮ１に接続される。 - 特許庁

A signal of a microphone amplifier is given to a jack 1 for a microphone with a switching contact, and a gate circuit 5 controls turning on/off of a drive power supply between a power input terminal of the microphone amplifier 6 and a terminal of a drive power supply 8.例文帳に追加

切り替え接点付きマイク用ジャック１がマイクアンプの信号を入力し、ゲート回路５がマイクアンプ６の電源入力端子と駆動電源８の端子との間において駆動電源供給のオン／オフを制御する。 - 特許庁

The circuit of the second MESFET 21 is configured, such that a current Id is made to flow between both terminals via a metal/semiconductor Shottky contact with a gate G as one terminal and the source S and the drain D as another terminal.例文帳に追加

この第２のＭＥＳＦＥＴ２１は、ゲートＧを一端とし、ソースＳ及びドレインＤを他端として、電流Ｉｄが、金属・半導体ショットキー接触を介してこれら両端の間を流れるように回路構成されている。 - 特許庁