「Gate terminal」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

The intermediate part 6 of the electrode terminal 1 connected with the gate electrode layer 8 is formed of a material having a specific resistance of 10-5000 μΩcm.例文帳に追加

また、ゲート電極層８に接続される電極端子１の中間部６を、１０〜５０００μΩｃｍの固有抵抗を有する材料により形成する。 - 特許庁

To switch a semiconductor switching element for a power at a high speed by preventing the delay of a switching with the charge and discharge of the input capacity of a gate terminal.例文帳に追加

ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングする。 - 特許庁

The SW-RG controls the voltage of the power source and applies it to the gate terminal G of an FET2, based on the voltage value inputted from the differential amplifier circuit.例文帳に追加

ＳＷ−ＲＧは、差動増幅回路から入力された電圧値にもとづいて、電源の電圧を制御してＦＥＴ２のゲート端子Ｇに印加する。 - 特許庁

When the LD 1 is driven for light emission, the FET 2 is turned off by applying a control voltage (negative potential) to a terminal 4 connected with a gate of the FET 2.例文帳に追加

ＬＤ１を発光駆動するときには、ＦＥＴ２のゲートに接続されている端子４に制御電圧（負電位）を印加して、ＦＥＴ２をオフにする。 - 特許庁

And a source of Q1 is connected with GND, a gate is connected with a drain of Q2 and other terminal of I4 one end of which is connected with GND.例文帳に追加

そして、Ｑ１のソースはＧＮＤに、またゲートは、Ｑ２のドレイン、及び一方がＧＮＤに接続されたＩ４のもう一方の端子に接続されている。 - 特許庁

Further, a gate electrode of the p-channel MOS transistor 19 is connected to an SD terminal 15 to which a shutdown signal to the above each circuit is input.例文帳に追加

そして、ＰｃｈＭＯＳトランジスタ１９のゲート電極を、上記各回路へのシャットダウン信号が入力されるＳＤ端子１５に接続する。 - 特許庁

A gate circuit 16 is provided between a clock terminal of the latch circuit 14 and the oscillator 12, and allows the output signal from the oscillator 12 to pass for a prescribed period.例文帳に追加

ゲート回路１６は、ラッチ回路１４のクロック端子と発振器１２の間に設けられ、発振器１２の出力信号を所定期間、通過させる。 - 特許庁

The source of the NMOS transistor Q3 is grounded, and the gate and drain of the transistor Q3 are respectively connected to the input terminal N10 and the body region of the NMOS transistor Q2.例文帳に追加

ＮＭＯＳトランジスタＱ３のソースが接地され、ゲートが入力端Ｎ１０に接続され、ドレインがＮＭＯＳトランジスタＱ２のボディ領域に接続される。 - 特許庁

An automatic ticket gate 1 includes a human body communication pad 5A, and through the human body communication pad 5A, obtains passage determination information from a human body communication terminal 15.例文帳に追加

自動改札機１は、人体通信パッド５Ａを備え、人体通信パッド５Ａを介して人体通信端末１５から通行判定情報を取得する。 - 特許庁

A source electrode of an EFT 3 is connected to an input terminal 1 to which a power supply voltage is inputted and a resistance 8 is connected between the source electrode and a gate electrode.例文帳に追加

ＥＦＴ３のソース電極は、電源電圧が入力される入力端子１へ接続され、ゲート電極との間には抵抗８が接続される。 - 特許庁

A source electrode S, the gate electrode G, and a drain electrode D are connected to a power source terminal 3a an internal signal line S1, and an internal signal line S2, respectively.例文帳に追加

ソース電極Ｓは電源端子３ａに、ゲート電極Ｇは内部信号ラインＳ１に、ドレイン電極Ｄは内部信号ラインＳ２にそれぞれ接続される。 - 特許庁

A D/A converter 25 converts the adjustment value into an analog voltage, which is fed to a gate terminal of the FET of the final stage amplifier 26.例文帳に追加

この調整値は、Ｄ／Ａ変換器２５によりアナログ電圧値に変換され、最終段増幅器２６のＦＥＴのゲート端子に供給される。 - 特許庁

An OR gate 9 receives the active reset signal output 11 and gives a reset signal to each device in the terminal 100 to reset each device.例文帳に追加

ＯＲゲート９は、アクティブとなったリセット信号１１出力を受け、リセット信号を端末装置１００内の各デバイスへ送り、各デバイスをリセットする。 - 特許庁

The outer lead LS1 serves as an external terminal connected to a current path for driving a gate, and the outer leads LS2 are external terminals connected to a main current path.例文帳に追加

アウタリードＬＳ１は、ゲートを駆動する経路に接続される外部端子であり、アウタリードＬＳ２は、主電流経路に接続される外部端子である。 - 特許庁

An inverter amplifier of the present invention comprises a voltage variation prevention circuit at the gate terminal of a field effect transistor that is a constant current source constituting the amplifier.例文帳に追加

本発明のインバータアンプは、アンプを構成する定電流源である電界効果型トランジスタのゲート端子に電圧変動防止回路を備えている。 - 特許庁

The microcomputer 12 performs stop operation of a PWM control signal when the voltage level at the gate terminal G reaches the interruption level of the FET 20 by a predetermined number of times.例文帳に追加

マイコン１２は、ゲート端子Ｇの電圧レベルが、ＦＥＴ２０の遮断レベルに所定回数達した場合にＰＷＭ制御信号の停止動作を行う。 - 特許庁

By combining a clock signal control circuit 55 and logic circuits 53-53, clock signals 54 are controlled and the signals inputted to the gate terminal are controlled.例文帳に追加

クロック信号制御回路５５と論理回路５１〜５３とを組み合わせることにより、クロック信号５４を制御し、ゲート端子に入力する信号を制御する。 - 特許庁

Since the size of the gate-grounded FET 5 on the output terminal 12 side does not vary with a change in the gain, changes in the output impedance can be suppressed.例文帳に追加

出力端子１２側のゲート接地ＦＥＴ５は、利得の変化に対してサイズが変わらないため、出力インピーダンスの変化を抑圧することができる。 - 特許庁

Mutually different potential is applied to the first and second source electrodes, and both the MOS transistors are turned on or off by a single gate terminal.例文帳に追加

第１ソース電極および第２ソース電極にはそれぞれ異なる電位が印加され、両ＭＯＳトランジスタは１つのゲート端子によりオンオフ制御される。 - 特許庁

To provide a ticket gate machine which performs ticket examination processing by transmitting and receiving data to and from a busy mobile terminal through wireless communication.例文帳に追加

通話中の携帯端末と無線通信によりデータの送受信を行うことにより改札処理を行うことができる改札機を提供する。 - 特許庁

Further, a thyristor SCR and a bi-directional diode D5 to be connected with a gate terminal of the thyristor SCR are installed at the serial resonating circuit Sr.例文帳に追加

また、上記直列共振回路Ｓｒに、サイリスタＳＣＲと、このサイリスタＳＣＲのゲート端子に接続する双方向性ダイオードＤ５とが設けられている。 - 特許庁

A multiplier is constituted of an FET 1 where one of the source and drain are grounded and an input frequency is supplied to the gate terminal.例文帳に追加

ソースおよびドレインの一方が接地されると共にゲート端子で入力周波数の供給を受けるＦＥＴ１を用いて逓倍器を構成する。 - 特許庁

IP COMMUNICATION SYSTEM URGING IP ADDRESS REGISTRATION BY INCOMING CALL OF NUMBER DISPLAY SERVICE, AND GATE KEEPER AND TERMINAL DEVICE CONSTITUTING THE IP COMMUNICATION SYSTEM例文帳に追加

ナンバーディスプレイ着信によりＩＰアドレス登録を促すようにしたＩＰ通信システムおよび該ＩＰ通信システムを構成するゲートキーパーならびにＩＰ端末装置 - 特許庁

Furthermore, the applied voltage control section 20 generates the applied voltage Vgs that applies voltage to the gate terminal of the MOSFET 202, based on the converted current peak value.例文帳に追加

さらに、印加電圧制御部２０は、変換された電流ピーク値に基づいて、ＭＯＳＦＥＴ２０２のゲート端子に印加する印加電圧Ｖｇｓを生成する。 - 特許庁

An insulated gate contact 30 is set separate from the terminal 16 in the vertically direction, a vertical via is specified, polysilicon is deposited in the via to form a conductive channel 35.例文帳に追加

端子から垂直方向に、絶縁ゲート・コンタクト（３０）を離間させ、垂直ビア（２５）を規定し、ビア内にポリシリコンを堆積し、導電チャネル（３５）を形成する。 - 特許庁

Furthermore, when using the generated session to receive an access request from the terminal, the proxy device determines a dial-up GW (Gate Way) device to accept the access request.例文帳に追加

また、生成したセッションを用いてアクセス要求を端末から受信すると、当該アクセス要求を受け付けるダイアルアップＧＷ装置を決定する。 - 特許庁

In the resistor R4 provided at a back gate side of the Nch MOS transistor MT2, the other end is connected to the common RF terminal PRFCOM side.例文帳に追加

Ｎｃｈ ＭＯＳトランジスタＭＴ２のバックゲート側に設けられる抵抗Ｒ４は、他端が共通ＲＦ端子ＰＲＦＣＯＭ側に接続される。 - 特許庁

In the resistor R2 provided at a back gate side of the Nch MOS transistor MT1, the other end is connected to the common RF terminal PRFCOM side.例文帳に追加

Ｎｃｈ ＭＯＳトランジスタＭＴ１のバックゲート側に設けられる抵抗Ｒ２は、他端が共通ＲＦ端子ＰＲＦＣＯＭ側に接続される。 - 特許庁

In this power generation control system, a regulator 50 includes a gate turn-off thyristor (GTO54) which makes conductive an output terminal of the AC generator 40 and an in-vehicle electric load, and disconnects the conductivity.例文帳に追加

レギュレータ５０は、交流発電機４０の出力端子と車載電気負荷とを導通及び遮断するゲートターンオフサイリスタ（ＧＴＯ５４）を備えている。 - 特許庁

A drain of the fourth MOSFET N104 is connected to a point A1 in the current route Ch3, a gate is connected to the own drain, and a source is connected to an output terminal OUT1.例文帳に追加

第四MOSFET N104は、ドレインが電流経路Ch3における点A1に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT1に接続されている。 - 特許庁

The gate terminal potential is held in a memory, and it is read out from the memory and is subjected to arithmetic processing to generate the precharge voltage Vp when an image is displayed on the display panel.例文帳に追加

ゲート端子電位は、メモリに保持させ、表示パネルに画像を表示する際、メモリから読み出し演算処理を行って、プリチャージ電圧Ｖｐとする。 - 特許庁

When the mobile phone provided with a non-contact IC card function passes through the entrance gate, a terminal device at the entrance gate transmits not only an indication of switching to the manner mode but also timer time information to the mobile phone through the IC card part.例文帳に追加

非接触ＩＣカード機能を備えた携帯電話機が入場ゲートを通過するとき、入場ゲートの端末装置がマナーモードへの切り替え指示とともにタイマー時間情報をＩＣカード部経由で携帯電話機に送信する。 - 特許庁

When integrating them, in place of a clock gate circuit (CGC2) that is discarded by the integration, a circuit element (3) is arranged which connects the input terminal of a clock enable signal (CEN) of the relevant clock gate circuit to a fault detection path.例文帳に追加

統合を行うときは、前記統合によって廃止するクロックゲート回路（ＣＧＣ２）に代えて、当該クロックゲート回路のクロックイネーブル信号（ＣＥＮ）の入力端子を故障検出経路まで接続する回路要素（３）を配置する。 - 特許庁

This drive/protective device includes a buffer circuit 2 for controlling the switching operation of a switch element Q1 by applying the power from a gate power supply line 3 to the gate terminal G of the switch element Q1 based on a drive pulse signal Sdp.例文帳に追加

駆動・保護装置は、ゲート電源供給線３からの電力を駆動パルス信号Ｓｄｐに基づいてスイッチ素子Ｑ１のゲート端子Ｇに印加して、スイッチ素子Ｑ１のスイッチング動作を制御するバッファ回路２を備える。 - 特許庁

The MOS transistor Q31 is connected between the fourth terminal and the gate of the respective MOS transistors, selection signals are supplied from a fuse line selection circuit 11 to the gate of the MOS transistor, and a fuse line is selected.例文帳に追加

第４の端子と上記各ＭＯＳトランジスタのゲート間にＭＯＳトランジスタＱ３１を接続し、このＭＯＳトランジスタのゲートにヒューズ線選択回路１１から選択信号を供給してヒューズ線を選択することを特徴としている。 - 特許庁

Second MOS 102 where a gate is not connected to a terminal 101 is arranged in series between first MOS 111 and reference potential wiring 106, and it is provided with a fourth electrostatic protection element 124 close to the gate and a source.例文帳に追加

ゲートが端子１０１に接続されない第２のＭＯＳ１０２は、第１のＭＯＳ１１１と基準電位配線１０６との間に直列に配置され、ゲート−ソース間に近接して第４の静電保護素子１２４を備える。 - 特許庁

The optical module 10 is connectable with a system equipment 20 and has a gate circuit 4 consisting of an EEPROM 3b for storing the data, a writing protection terminal WP, the gate element 4b and the resistor 4a for setting writable/unwritable of data to the EEPROM 3b.例文帳に追加

光モジュール１０は、システム機器２０と接続可能とし、データを記憶するＥＥＰＲＯＭ３ｂ，ＥＥＰＲＯＭ３ｂに対してデータの書込み可／不可を設定するための書込み保護端子ＷＰ，ゲート素子４ｂ及び抵抗４ａからなるゲート回路４とを有する。 - 特許庁

When applying stress voltage to the gate of Q3 from a terminal MP, the stress voltage can be applied to the clamp voltage of the second clamp circuit, and gate leak current of Q3 can be measured without being affected by R2 through MP1 and S.例文帳に追加

Ｑ３のゲートに対して端子ＭＰよりストレス電圧を印加する際、第２クランプ回路のクランプ電圧まで印加可能となり、また、ＭＰ１とＳによってＲ２の影響を受けずにＱ３のゲートリーク電流を測定可能となる。 - 特許庁

Specifically, a first sub-tree 321 having the clock gate 303 with the specified input pin 304 as a sub-route and having a circuit element group 311 coupled direct to the clock gate 303 as a terminal is divided from the clock tree 300.例文帳に追加

具体的には、この入力ピン３０４が指定されたクロックゲート３０３をサブルートとし、クロックゲート３０３に直結している回路素子群３１１を終端とする第１のサブツリー３２１を、クロックツリー３００から分割する。 - 特許庁

When a CPU writes a data for controlling the NAND gate 17 into a control register, a control signal corresponding the data is output from the control register to be imparted to the other input terminal of the NAND gate 17.例文帳に追加

ＣＰＵがＮＡＮＤゲート１７を制御するためのデータを制御レジスタに書き込むと、制御レジスタからこのデータに対応した制御信号が出力されてＮＡＮＤゲート１７の他方の入力端子に与えられる。 - 特許庁

Electric charges at the gate terminal are pulled out at a fixed current value by the current of the switchable current source 52, even when the gate voltage of the NMOS transistor 15 of the output buffer 8 varies within a range of variations of a threshold voltage Vth.例文帳に追加

前記ＳＷ機能付電流源５２の電流は、前記出力バッファ８のＮＭＯＳトランジスタ１５のゲート電圧が閾値電圧Ｖｔｈのばらつき範囲内でばらついても、一定の電流値でゲート端子の電荷を引き抜く。 - 特許庁

This ring-like gate terminal 10 of a GCT(gate-commutated turnoff) device for controlling large current at an operating frequency of 1 kHz or above is composed of a magnetic material, having maximum permeability of 15,000 or less (CGS Gausian unit system).例文帳に追加

周波数１ｋＨｚ以上の動作周波数で大電流を制御するＧＣＴ装置１のリング状ゲート端子１０を、最大透磁率が１５０００以下（ＣＧＳガウス単位系）となる磁性体の材料によって構成する。 - 特許庁

A voltage adding section 34 adds the voltage according to the capacitance of capacitors C21 and C22 to the gate threshold voltage Vth in response to an S(N+1) signal supplied to the (N+1) terminal, thus creating a gate potential for turning the transistor T14 on.例文帳に追加

電圧加算部３４は、（Ｎ＋１）端子に供給されたＳ(N+1)信号によってコンデンサＣ２１，Ｃ２２の容量に応じた電圧をゲート閾値電圧Ｖthに加算してトランジスタＴ１４がオンするためのゲート電位を生成する。 - 特許庁

A switch may be used between a junction point between a back gate terminal and the transfer gate TG of MOSFET, and a ground potential (in the case that the MOSFET is n-channel) or a power supply potential (in the case that the MOSFET is p-channel).例文帳に追加

ＭＯＳＦＥＴのバッグゲート端子とトランスファゲートＴＧ間の接続点と、グラウンド電位（上記ＭＯＳＦＥＴがｎチャネルの場合）または電源電位（上記ＭＯＳＦＥＴがｐチャネルの場合）との間にスイッチを用いてもよい。 - 特許庁

The 1st input end, 2nd input end, and output end of the 1st NOR gate of the logic circuit 180 for VI are connected with the output end, CON1 terminal, and 1st input end of the gate driving circuit 170, respectively.例文帳に追加

ＶＩ用論理回路１８０の第１ノアゲートの第１入力端、第２入力端、出力端は、各々ゲート駆動回路１７０の出力端、ＣＯＮ１端子、第２または第３ノアゲートの第１入力端と連結されている。 - 特許庁