「Hardware description」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To generate an operation model which can verify a condition that the correct operation of hardware is established in a cycle precision level by assertion as general-purpose programming language description.例文帳に追加

サイクル精度レベルでハードウェアの正しい動作が成立する条件をアサーションにより検証可能な動作モデルを汎用プログラミング言語記述として生成する。 - 特許庁

To provide a logical circuit verifying device to enhance efficiency and quality of verification regarding a verifying method of logical circuit designing using a hardware description language.例文帳に追加

ハードウェア記述言語を用いた論理回路設計の検証方法に関し、検証の効率と品質を向上する論理回路検証装置を提供することを目的とする。 - 特許庁

Then the network issues adequate information contents to users from the database system in a predetermined format of a hardware independent page description language when receiving a request.例文帳に追加

次に、ネットワークはリクエスト受け取りに際して適切な情報内容をハードウェア独立ページ記述言語における事前決定フォーマットにおいてデータベースシステムからユーザへ発行する。 - 特許庁

A verification apparatus for the logic system described in a hardware description language records information about the state of execution of a dynamic simulation about the logic system, while performing simulation.例文帳に追加

ハードウエア記述言語で記述された論理システムの検証装置は、論理システムについて動的シミュレーションを実行しながら、その実行状態に関する情報を記録する。 - 特許庁

The logical synthesis optimizing method automatically extracts a false path and an inactive description block in a path setting part not to be analyzed and a redundant part out of the hardware description of an LSI from a regressions test result by using software and deletes the extracted part without requiring manual operation.例文帳に追加

ＬＳＩのハードウェア記述のうち解析非対象パス設定、及び冗長部分について、リグレッション・テスト結果からフォールス・パス及び不活性な記述ブロックをソフトウェアで自動抽出し、人手を介することなくこれを削除する。 - 特許庁

To generate a memory test pattern by VHDL description with respect to its method, device and program simply if a data sheet and a memory test sequence are prepared, without any knowledge of a very high speed integrated hardware description language (VHDL) and skill of circuit designing.例文帳に追加

本発明はメモリテストパターン合成方法，装置及びプログラムに関し，ＶＨＤＬの知識や回路設計スキルがなくても，メモリのデータシートやメモリテストシーケンスを用意すれば簡単にＶＨＤＬ記述のメモリテストパターンを作成できることを目的とする。 - 特許庁

To provide a programming description generation device for hardware verification for generating an operation model to be accurately verified with cycle precision regardless of the sequence of the calculation of calculation formula showing the operation of a function block as descriptions with which hardware is expressed in general-purpose programming language.例文帳に追加

ハードウェアを汎用プログラミング言語で表現した記述として、機能ブロックの動作を示す計算式を計算する順番によらず、サイクル精度で正確に検証する動作モデルを生成することができるハードウェア検証用プログラミング記述生成装置を得る。 - 特許庁

When the degree of violence of delay is small as a result of the decision making, a return to the generation of a detailed logic circuit is made and when the degree of violence of delay is large, a return to the hardware description is made to redesign a logic circuit.例文帳に追加

判定した結果、ディレイの違反度が小さなときは詳細な論理回路の生成に戻り、ディレイの違反度が大きなときはハードウェア記述に戻り再設計する。 - 特許庁

This device is composed of the same hardware without designing an address recognizing device dedicated to each country even when the description format of an address is different for each of country.例文帳に追加

この発明は、国によって住所の記載書式が異なる場合でも、各国用専用の住所認識装置を設計すること無く、同一のハードウェアで構成するようにしたものである。 - 特許庁

By compiling a trigger condition program prepared in a hardware-description language and supplying it for an FPGA(field programmable gate array) 20 through the use of a computer 30, etc., a trigger condition distinguishing circuit is formed.例文帳に追加

コンピュータ３０等を用いてハードウェア記述言語で作成したトリガ条件プログラムをコンパイルしてＦＰＧＡ２０に送ることにより、トリガ条件判別回路を形成する。 - 特許庁

To provide a test facility analysis system for analyzing test facility by executing analysis of controllability/observability at a stage of hardware functional description without depending on architecture.例文帳に追加

アーキテクチャに依存しないハードウェア機能記述の段階で制御性・観測性の解析を実施することによりテスト容易性の解析を行うテスト容易性解析システムを提供する。 - 特許庁

A structure analyzing means 104 analyzes the structure of a function description file 103, extracts a hardware macro, a combinational circuit, and a sequential circuit, and generates intermediate files for the respective circuits.例文帳に追加

構造解析手段１０４は、機能記述ファイル１０３を構造解析し、ハードマクロと組み合わせ回路と順序回路とを抽出し、各回路に対する中間ファイルを生成する。 - 特許庁

To generate an order machine model usable by a multipurpose logical simulator, etc., from brief specification description in hardware to execute a plurality of transactions in parallel like a pipeline.例文帳に追加

複数のトランザクションをパイプライン的に並行して実行するハードウェアにおいて、汎用の論理シミュレータ等で利用可能な順序機械モデルを簡潔な仕様記述から生成すること。 - 特許庁

Then an output part 104 converts the data of the address, etc., of the storage element outputted from the address conflict detection part 103 into the hardware description language of the bus interface circuit and outputs them.例文帳に追加

そして、出力部１０４は、アドレス競合検出部１０３から出力された記憶素子のアドレス等のデータをバスインタフェース回路のハードウェア記述言語に変換し、出力する。 - 特許庁

To provide a cooperative design method for hardware, with which processing of conversion between the design data of different description rules of plural designers can be automatically performed by utilizing an Internet environment.例文帳に追加

複数の設計業者の記述ルールの異なる設計データ間の変換処理を、インターネット環境を利用して自動的に行えるようにした、ハードウェアの共同設計方法を提供する。 - 特許庁

The generating section 202 generates a finite state machine model relating to a state transition of a signal inputted to and outputted from the hardware module on the basis of the interface specification description information D2.例文帳に追加

生成部２０２は、インターフェース仕様記述情報Ｄ２に基づいて、ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成する。 - 特許庁

Disclosed is a device which compares logic verification items automatically extracted from specifications of a logic circuit described by using identifiers with logic verification items automatically extracted from a device generating an operation specification description that a logic system described in a hardware description language and a logic verifying device performing logic verification by deciding equivalence of the operation specification description use.例文帳に追加

識別子を用いて記述した論理回路の仕様書から自動抽出した論理検証項目と、ハードウェア記述言語により記述した論理システムおよび動作仕様記述の等価性を判定し論理検証をおこなう論理検証装置が用いる動作仕様記述を生成する装置から自動抽出した論理検証項目を比較する装置。 - 特許庁

A simulation apparatus for performing simulation described on the transaction level for performing communication on a bus by a transaction on the basis of a system description language receives the transaction including information indicating whether the information is to be mapped on hardware or not and attribute information which is not mapped on the hardware and transmits the transaction.例文帳に追加

システム記述言語によりバス上の通信をトランザクションにより行うトランザクションレベルで記述されたシミュレーション装置であって、ハードウェアにマッピングする情報であるか否かを示す情報と、ハードウェアにマッピングしないアトリビュート情報を含むトランザクションを受信し、そのトランザクションを送信する。 - 特許庁

The simulation apparatus for performing simulation described on the transaction level for performing communication on a bus by a transaction on the basis of a system description language receives the transaction including information indicating whether information is to be mapped on hardware or not and attribute information which is not mapped on the hardware and transmits the transaction.例文帳に追加

システム記述言語によりバス上の通信をトランザクションにより行うトランザクションレベルで記述されたシミュレーション装置であって、ハードウェアにマッピングする情報であるか否かを示す情報とハードウェアにマッピングしないアトリビュート情報を含むトランザクションを受信し、そのトランザクションを送信する。 - 特許庁

This LSI includes a pointer circuit 12 in which a circuit function is modeled by a C language and designed according to the description, and corresponding to an identifier for indirect addressing such as a pointer included in the description, dynamic addressing is realized by hardware.例文帳に追加

このＬＳＩは、回路機能がＣ言語によりモデル化されてその記述をもとに設計され、同記述に含まれるポインタ等の間接的なアドレス指定を行う識別子に対応して、動的なアドレス指定をハードウェアにより実現するポインタ回路１２を有して構成される。 - 特許庁

A CAD system of a logical integrated circuit includes conversion means for converting a logical integrated circuit netlist in an operation description level or a logical gate level described in hardware description language into a logical integrated circuit netlist in an operation level including a spintronics logical gate as the input of a logical synthesis tool.例文帳に追加

論理集積回路のＣＡＤシステムは、ハードウェア記述言語で記述された動作記述レベルあるいは論理ゲートレベルの論理集積回路ネットリストから、論理合成ツールの入力となるスピントロニクス論理ゲートを含む動作レベルの論理集積回路ネットリストへの変換手段を含む。 - 特許庁

To solve the trouble in a hardware/software cooperation simulation performed in one process that when a compiled code directly executable on a machine executing the simulation is used as a method for realizing the hardware-side simulation, a simulator of software that is a part of the same application is also stopped if the simulation of the hardware is stopped in the middle to debug hardware description, and information necessary for debugging the software cannot be acquired.例文帳に追加

一つのプロセスで行うハードウェア・ソフトウェア協調シミュレーションにおいて、ハードウェア側のシミュレーションの実現方法としてシミュレーションを実行するマシン上で直接実行可能なコンパイル済みのコードを用いる場合、ハードウェア記述をデバッグするためにハードウェアのシミュレーションを途中で停止したとき、同じアプリケーションの一部となっているソフトウェアのシミュレータも停止してしまい、ソフトウェアのデバッグに必要な情報を取得できなくなる。 - 特許庁

To provide a function verification device capable of verifying with ease and high accuracy interrupts to a model designed using a hardware description language, a test bench, a simulator program, and a storage medium.例文帳に追加

ハードウェア記述言語により設計されたモデルに対する割り込みの検証を容易かつ高精度に行うことができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。 - 特許庁

METHOD AND DEVICE FOR CONVERTING HARDWARE FUNCTION DESCRIPTION STYLE, AND COMPUTER-READABLE RECORDING MEDIUM WITH PROGRAM FOR COMPUTE TO EXECUTE THE SAME METHOD RECORDED THEREON例文帳に追加

ハードウェア機能記述スタイル変換方法及びハードウェア機能記述スタイル変換装置及びハードウェア機能記述スタイル変換方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 - 特許庁

To provide a behavior synthesis device appropriate to generate a hardware description for achieving an operation by the operation including floating point calculation described by a high-order language such as a C/C++ language program.例文帳に追加

Ｃ／Ｃ＋＋言語プログラム等の高位言語で記述された浮動小数点演算を含む動作から、その動作を実現するハードウェア記述を生成するのに好適な動作合成装置等を提供する。 - 特許庁

To shorten a design work period by executing logical synthesis and layout by using not only circuit information before modification and spare cells existing in a circuit but functionally excess cells to the modification of an HDL (hardware description language).例文帳に追加

ＨＤＬの修正に対し、修正前の回路情報及び回路中に存在するスペアセルだけでなく機能上余分なセルも利用して論理合成とレイアウトを実施し、設計工期を短縮する。 - 特許庁

To use asynchronous reset (or set) so as to be able to perform initialization even though a clock is not supplied in the case an IC circuit described in an HDL(hardware description language) controls a chip select signal of a ROM, etc.例文帳に追加

ＨＤＬにより記述されたＩＣ回路がＲＯＭ等のチップセレクト信号を制御する場合、クロックが供給されていなくても初期化できるように非同期リセット（又はセット）を使用する。 - 特許庁

A high-level driver translates a CFC representation generated in compilation level into a hybrid controlflow-dataflow graph representation for representing optimized pipeline logic which may be processed into a hardware description representation.例文帳に追加

上位レベルのドライバは、コンパイル段階で、生成されているＣＦＣ表現を、ハードウェア記述表現に処理され得る最適化されたパイプラインロジックを表わすハイブリッド制御フローデータフローグラフ表現に翻訳する。 - 特許庁

To provide an asynchronous circuit design tool with which an engineer accustomed to a hardware description language for synchronous circuit design widely spreading in the industrial field designs an asynchronous circuit relatively easily.例文帳に追加

産業界に広く普及している同期回路設計のハードウエア記述言語に習熟している技術者が比較的容易に非同期回路設計を行うための非同期回路設計ツールを提供する。 - 特許庁

A logic composition tool 20 generates a circuit diagram of new technology by using a circuit list where a circuit diagram is entered in a hardware description language of register transfer level and a technology library containing new technology.例文帳に追加

論理合成ツール２０は、回路図をレジスタトランスファレベルのハードウェア記述言語で記載した回路リストとし、新しいテクノロジを納めたテクノロジライブラリを用いて、新しいテクノロジの回路図を作成する。 - 特許庁

To improve the response of a controller by shortening the processing time of even an SFC program with complicated description and to make the execution of the program not depend upon hardware, or the type of the controller.例文帳に追加

記述が複雑なＳＦＣプログラムにおいても、その処理時間を短縮し、制御装置の応答性を向上すると共に、そのプログラムの実行が制御装置の機種等ハードウェアに依存しないようにする。 - 特許庁

A behavioral description 47 of the hardware operating in accordance with a multiphase clock is analyzed by a syntactic analysis/lexical analysis processing means 41, the hardware is split by a clock domain split processing means 42 into clock domains corresponding to respective clock systems, and CDFGs 48A, 48B, and so on are generated by a CDFG generation means 43 for the respective clock domains.例文帳に追加

多相クロックにより動作するハードウェアの動作記述４７を構文解析・字句解析処理手段４１により解析し、クロックドメイン分割処理手段４２によりハードウェアを各クロック系統毎にクロックドメインに分割して、ＣＤＦＧ生成手段４３により各クロックドメイン毎にＣＤＦＧ４８Ａ、４８Ｂ、・・を生成する。 - 特許庁

A verification support apparatus 100 releases, when a hardware description 101 of a verification object circuit is a condition branch description such that it contains three or more condition expressions, and the condition expressions include a combination of condition expressions conditioned to be exclusively established, the hierarchical relationship between the condition expressions conditioned to be exclusive.例文帳に追加

検証支援装置１００は、まず、検証対象回路のハードウェア記述１０１の中に３つ以上の条件式を含み、かつ、成立条件に排他性があると設定された条件式の組み合わせがあるような条件分岐記述の場合、排他性があると設定された条件式同士の階層関係を解除する。 - 特許庁

To solve the problem wherein verification indices (C0/C1/C2) for software programs are insufficient as verification completion indices of logical simulation for hardware description language programs having a feature of concurrent operation of a plurality of components.例文帳に追加

複数の部品が同時に動作し合う特徴を有するハードウェア記述言語プログラムの論理シミュレーションの検証完了指標として、ソフトウェアプログラムの検証指標（Ｃ０／Ｃ１／Ｃ２）だけでは不十分である。 - 特許庁

At least one of the first models (2 and 3) or at least one first part of the digital circuit is provided in at least one high order hardware description language that supports a simultaneous process for mutually performing communications.例文帳に追加

少なくとも１つの第１のモデル（２，３）、またはデジタル回路の少なくとも１つの第１の部分が、相互にコミュニケーションを行う同時プロセスを支持する少なくとも１つの高位ハードウェア記述言語で提供される。 - 特許庁

The hardware model conversion program 32 refers to the logic structure table 401 and performs model conversion of the HDL description circuit 51 into pipeline structure so that the assignment cells having the same logic depth belong to the same pipeline stage.例文帳に追加

ハードウェアモデル変換プログラム（３２）は、論理構造テーブル（４０１）を参照して、同一の論理深さを有するassignセルが同一のパイプラインステージに属するようにＨＤＬ記述回路（５１）をパイプライン構造にモデル変換する。 - 特許庁

When converting mainly a high-level programming language (Java(R), C, C++ or the like) into a hardware description language, first of all, a source code of a program written in the high-level programming language is converted into an activity diagram.例文帳に追加

主にハイレベルプログラミング言語（Ｊａｖａ（登録商標）、Ｃ、Ｃ＋＋など）をハードウエア記述言語に転換する時は、該ハイレベルプログラミング言語により書かれたプログラムの原始コードを先ずアクティビティダイアグラムに転換する。 - 特許庁

In a processing (ST1), RTL (Register Transfer Level) data 32 described by the RTL and expressing a plurality of registers is generated using a hardware description language to a design specification 31 of a semiconductor integrated circuit.例文帳に追加

処理（ＳＴ１）では、半導体集積回路の設計仕様３１に対してハードウェア記述言語を用いてＲＴＬ（Ｒｅｇｉｓｔｏｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）で記述され、複数のレジスタを表すＲＴＬデータ３２を生成する。 - 特許庁

To provide the verification device of a semiconductor integrated circuit for quickly and efficiently verifying a semiconductor integrated circuit designed by using hardware description language by using a test file.例文帳に追加

ハードウェア記述言語を用いて設計された半導体集積回路の検証をテスト用ファイルを用いて高速かつ効率的に行うことができる半導体集積回路の検証装置を提供することを目的とする。 - 特許庁

Codes described in the asynchronous circuit design language are converted to the hardware description language for synchronous circuit design, whereby function verifications in circuit design can be performed by a simulator on the market for synchronous circuits.例文帳に追加

非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。 - 特許庁

To provide a behavioral synthesis apparatus that converts an algorithm specification described in a higher-order language to a hardware description language on a register transfer level, a method of controlling behavioral synthesis, a program for controlling behavioral synthesis, and a recording medium.例文帳に追加

本発明は、高位言語で記述されたアルゴリズム仕様からレジスタトランスファレベルのハードウェア記述言語への変換を行う動作合成装置、動作合成制御方法、動作合成制御プログラム及び記録媒体に関する。 - 特許庁

To reduce an execution speed of application and a capacity necessary for memory device while allowing to classify in an easy manner to create a processing description part 180, and localize software changes even when a hardware and controlling methods are changed.例文帳に追加

判り易く階層化して処理記述部１８０を作成でき、ハードウエアや制御方法の変更時にも、ソフトウエアの変更工数を局所化できるとともに、アプリケーションの実行速度と、記憶装置の必要容量を削減する。 - 特許庁

This is executed in the hardware description level by receiving data slices (18) by plural data busses (24) and applying different delays to data slices (18) of respective data busses (24) and using the delayed data slices (18) as the input to transmit them to a multiplexer (29).例文帳に追加

これは、データスライス(18)を複数のデータバス(24)で受信して、各データバス(24)のデータスライス(18)に異なる遅延を適用し、遅延したデータスライス(18)を入力としてマルチプレクサ(20)へ送信することによって、ハードウェア記述レベルで実施できる。 - 特許庁

For making the design information secret to a CDFG (control data flow graph) that is an intermediate expression obtained by analyzing an operation level circuit description of hardware, deformation processing of CDFG by addition of operation is performed before or after scheduling.例文帳に追加

ハードウェアの動作レベル回路記述を解析して得られた中間表現であるＣＤＦＧ（Control Data Flow Graph）に対して、設計情報を秘匿化するため、スケジューリング前又はスケジューリング後に、演算の追加によるＣＤＦＧの変形処理を施す。 - 特許庁

A computer reads the definition information of scan pass according to a program (#1-#12), and a scan pass logic of hardware description language level forming the basis of the scan pass to be constructed on the integrated circuit is generated on the basis of scan pass definition information (#13).例文帳に追加

プログラムが、コンピュータに、スキャン・パスの定義情報を読み込ませ（＃１乃至＃１２）、集積回路上に構築するスキャン・パスの基になるハードウェア記述言語レベルのスキャン・パスのロジックを、スキャン・パス定義情報に基づいて生成させる（＃１３）。 - 特許庁