「INTERLEAVE」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Each consecutive frame (204) contains a predetermined number of slots (202) on the basis of channel interleave.例文帳に追加

各連続フレーム（２０４）はチャネルインターリーブに基づいて所定数のスロット（２０２）を含む。 - 特許庁

A bus width of the buffer 816 is selected to be a multiple of an interleave stage number of the user data.例文帳に追加

バッファ８１６のバス幅は、ユーザデータのインターリーブ段数の倍数に設定されている。 - 特許庁

The transport stream file having an interleave format can be identified by the same identification number as file reference information and an extension denoting that it is the transport stream file having the interleave format.例文帳に追加

インターリーブ形式のトランスポートストリームファイルは、ファイル参照情報と同じ識別番号と、インターリーブ形式のトランスポートストリームファイルである旨を示す拡張子とによって特定される。 - 特許庁

Periodicity of occurrence distribution of sector errors is discriminated, the number of interleave is set variably in accordance with it, or an allocation order of an interleave code frame for each sector is set variably.例文帳に追加

このため、セクタエラーの発生分布の周期性を判別し、それに応じてインターリーブ数を可変設定したり、又はセクタ毎のインターリーブ符号フレームの割り当て順序を可変設定する。 - 特許庁

The total interleave length of 189 frames in the case of applying interleave is recorded so as to take the maximum value of 189 frames within the integer multiple (double) range of 98 frames of the block length.例文帳に追加

上記インターリーブを施す際の総インターリーブ長１８９フレームは、上記ブロック長９８フレームの整数倍（２倍）の範囲で最大値１８９フレームをとるように記録する。 - 特許庁

The de-interleave or interleave processing can be realized by reading/writing data with the address designated by the RAM address control 14 from/to the RAM 17.例文帳に追加

ＲＡＭアドレスコントロール１４により指定されるアドレスのデータをＲＡＭ１７から読み出す、あるいはＲＡＭ１７に書き込むことでデインターリーブまたはインターリーブ処理を実現できる。 - 特許庁

The multiplexing circuit 9 sends the frame synchronizing signal from the interleave circuit 5 as a control signal, an image signal LQ for low hierarchy from an interleave circuit 8 and an image signal HQ for high hierarchy from an interleave circuit 15 as main signals to a convolution circuit 10 in time dividing manner.例文帳に追加

多重化回路９は、制御信号であるインターリーブ回路５からのフレーム同期信号と、主信号であるインターリーブ回路８からの低階層用の画像信号ＬＱ及びインターリーブ回路１５からの高階層用の画像信号ＨＱとを、時分割で畳み込み回路１０に送る。 - 特許庁

The multiplexing circuit 9 sends by time division the TMCC signal from the interleave circuit 5 as a control signal, an image signal LQ for low hierarchy from an interleave circuit 8 and an image signal HQ for high hierarchy from an interleave circuit 15 as main signals to a convolution circuit 10.例文帳に追加

多重化回路９は、制御信号であるインターリーブ回路５からのＴＭＣＣ信号と、主信号であるインターリーブ回路８からの低階層用の画像信号ＬＱ及びインターリーブ回路１５からの高階層用の画像信号ＨＱとを、時分割で畳み込み回路１０に送る。 - 特許庁

The multiplexing circuit 9 transmits the frame synchronization signal from the interleave circuit 5 that is a control signal, an image signal LQ for a lower hierarchy from an interleave circuit 8 that is a main signal and an image signal HQ for a higher hierarchy from an interleave circuit 15 are transmitted to a convolution code circuit 10 by time division.例文帳に追加

多重化回路９は、制御信号であるインターリーブ回路５からのフレーム同期信号と、主信号であるインターリーブ回路８からの低階層用の画像信号ＬＱ及びインターリーブ回路１５からの高階層用の画像信号ＨＱとを、時分割で畳み込み回路１０に送る。 - 特許庁

A memory reading part 104 reads the stored CQI and the stored DATA per symbol in the column direction from the head of the memory 103 according to mapping of the channel interleave matrix from the memory 103, and a data multiplexing part 105 multiplexes RI channel interleave data and ACK channel interleave data to the read CQI and the read DATA to be outputted as channel interleave data.例文帳に追加

メモリ読み出し部１０４は、メモリ１０３から記憶されたＣＱＩ及びＤＡＴＡをチャネルインタリーブ行列のマッピングに従って、メモリ１０３の先頭から列方向にシンボル単位で読み出し、データ多重部１０５は、読み出されたＣＱＩ及びＤＡＴＡにＲＩチャネルインタリーブデータ及びＡＣＫチャネルインタリーブデータを多重し、チャネルインタリーブデータとして出力する。 - 特許庁

In the digital transmitter having transmission error correcting processing and interleave processing functions for digitally modulating and transmitting data outputted from an image CODEC device having error correcting processing and interleave processing functions, the interleave processing reference of the digital transmitter is controlled to be matched with reference timing of interleave processing in the image CODEC device.例文帳に追加

エラー訂正処理、インターリーブ処理機能を有する画像コーデック装置から出力されるデータをディジタル変調して伝送する伝送エラー訂正処理、インターリーブ処理機能を有するディジタル伝送装置において、上記画像コーデック装置におけるインターリーブ処理の基準タイミングに、上記ディジタル伝送装置のインターリーブ処理基準を一致させるように制御するようにしたものである。 - 特許庁

After generation of copy data, an interleave section 14 interleaves the copy data and original data.例文帳に追加

コピーデータが作成された後に、このコピーデータ及び元データは、インタリーブ部１４でインタリーブされる。 - 特許庁

RECEIVER AND RECEIVING METHOD WITH REDUCED COMPLEXITY FOR INTERLEAVE DIVISION MULTIPLE ACCESS (IDMA)例文帳に追加

複雑度が減少したインターリーブ分割多重アクセス（ＩＤＭＡ）のための受信機および受信方法 - 特許庁

The input signal is supplied to another digitizer of the CH to establish an interleave digitizer CH path.例文帳に追加

CHの別の１つのデジタイザにも入力信号を供給してインターリーブ・デジタイザCH経路とする。 - 特許庁

To realize GF interleave that can enhance error correction capability for an error correction code.例文帳に追加

誤り訂正符号に対して誤り訂正能力を上げるＧＦインターリーブを実現すること。 - 特許庁

An insertion part 12 inputs a main signal in which information at least executing interleave is included.例文帳に追加

挿入部１２は、インタリーブを少なくとも実行した情報が含まれた主信号を入力する。 - 特許庁

The buffer interface 10 of an HDC 1 generates an interleave in each data string being a recording object.例文帳に追加

ＨＤＣ１のバッファインターフェース１０は、記録対象のデータ列毎にインターリーブを生成する。 - 特許庁

The error location retrieval check symbol is stored in a memory with the interleave type code word.例文帳に追加

その誤り位置探知用検査記号をインターリーブ型符号ワードと共にメモリ内に格納する。 - 特許庁

In a seamless multiangle structure, the angle can be switched without increasing the interleave unit.例文帳に追加

シームレスのマルチアングル構造において、インターリーブユニットを増やさなくてもアングル切り換えが可能となる。 - 特許庁

The receiver receiving the re-transmitted data can utilize interleave effect between received data.例文帳に追加

再送されたデータを受信する受信機は、受信したデータ間のインタリーブ効果を利用できる。 - 特許庁

An image compression circuit 18 applies digital image processing to an output of the interleave filter 16 and compresses it.例文帳に追加

画像圧縮回路１８は、間引きフィルタ１６の出力をデジタル画像処理し、圧縮する。 - 特許庁

The respective interleave patterns are specified by a combination of picture element areas in the frame buffer 18.例文帳に追加

各々のインターリーブパターンは、フレームバッファ１８内の画素領域の組み合わせによって特定される。 - 特許庁

To provide a technology for an interleave type error correcting code having a selective variable redundancy.例文帳に追加

選択的に可変な冗長性を有するインターリーブ型誤り訂正符号化技術を提供する。 - 特許庁

To realize interleave processing conformed to ITU recommendation G.992.1 and G.992.2.例文帳に追加

ＩＴＵ勧告Ｇ．９９２．１およびＧ．９９２．２に準拠したインターリーブ処理を実現する。 - 特許庁

Then, interleave of a source data stream is carried out by applying the modified interleaver pattern at a transmitter.例文帳に追加

次に、送信機で修正したインタリーバ・パターンを適用してソース・データ・ストリームのインタリーブを行う。 - 特許庁

Thus, it is possible to reduce the number of memories required for the normalization processing and de-interleave processing.例文帳に追加

これにより、正規化処理に要するメモリとデインターリーブ処理に要するメモリ数を抑制できる。 - 特許庁

The color conversion device and method uses a 2-point interpolation section 8 to interleave a first color signal when the first color signal has a color close to a gray color or uses a stereoscopic interpolation section 9 interleave the first color signal when the first color signal has a color not close to the gray color.例文帳に追加

第１の色信号がグレー近傍である場合は２点補間部８を用いて補間を行い、グレー近傍でない場合は立方体補間部９を用いて補間を行う。 - 特許庁

In a memory tester of an embodiment, a linear arithmetic register 1 and an interleave arithmetic register 2 store a linear arithmetic variable L and an interleave arithmetic variable I described in the same test program, individually.例文帳に追加

実施形態のメモリテスタは、リニア演算レジスタ１、インターリーブ演算レジスタ２が、同一のテストプログラム中に記述されたリニア用演算変数Ｌ、インターリーブ用演算変数Ｉを個々に格納する。 - 特許庁

The deinterleaver sets logical addresses from O to (m×n-1) to an interleave memory and writes i-th data of the next super frame to the logical address, where i-th data of a certain interleave block are read out.例文帳に追加

デインタリーバは、インタリーブメモリに対して０〜（ｍ×ｎ−１）までの論理アドレスを設定し、あるインタリーブブロックのｉ番目のデータが読み出された論理アドレスに、次のスーパーフレームのｉ番目のデータを書き込む。 - 特許庁

The interleaver sets logical addresses from 0 to (m×n-1) to an interleave memory and writes i-th data of the next super frame to the logical address, where i-th data of a certain interleave block are read out.例文帳に追加

インタリーバは、インタリーブメモリに対して０〜（ｍ×ｎ−１）までの論理アドレスを設定し、あるインタリーブブロックのｉ番目のデータが読み出された論理アドレスに、次のスーパーフレームのｉ番目のデータを書き込む。 - 特許庁

In this case, since the serial data whose interleave length is K are written in the 1st and 2nd RAMs 31, 32 with the same matrix arrangement of the interleave matrix, address conversion required to read data is not needed.例文帳に追加

この場合、インターリーブ長Ｋのシリアルデータは、インターリーブマトリクスと同じマトリクス配置で、第１、第２のＲＡＭ３１、３２に書き込まれるため、データの読み出しを行う際のアドレス変換が不要になる。 - 特許庁

To provide a bit interleave circuit and a bit de-interleave circuit in which deterioration in error is prevented and power consumption is reduced by adopting a low processing speed or the like.例文帳に追加

本発明の課題は、誤りの劣化を防止すること及び動作速度を低速化して消費電力を削減すること等を実現するビットインタリーブ回路及びビットデインタリーブ回路を提供することである。 - 特許庁

A single bank output section (x bits) 3 is divided into (n) parts and interleave access is performed, while plural interleave access circuit means 4 in which output can be performed from the bank output section with several kinds of the number of bits is provided.例文帳に追加

単一のバンク出力部（xビット）３をｎ分割してインタリープアクセスするとともに、バンク出力部から数種類のビット数で出力できるような複数のインタリープアクセス回路手段４を備える。 - 特許庁

Furthermore, when the estimated fading frequency is high and the deterioration time lower than the sensitivity point is shorter than the de-interleave length, the de-interleave length is set shorter than the deterioration time lower than the sensitivity point.例文帳に追加

また推定したフェージング周波数が高く、前記感度点を下回る落ち込み時間がデインタリーブ長より短くなった場合、デインタリーブ長を前記感度点を下回る落ち込み時間より短くする。 - 特許庁

The decoding section 3 makes usual image indication used to decode all of I, P, B, pictures on the basis of the interleave signal 106 or makes interleave image indication used to decode the picture except the B picture.例文帳に追加

復号化部３は、間引き信号１０６に基づいて、Ｉ、Ｐ、及び、Ｂピクチャの全てを復号化する通常画像表示、或いは、少なくともＢピクチャを除いて復号化する間引き画像表示を行う。 - 特許庁

These pieces of information are inputted to a 1st interleave circuit 22, a 2nd interleave circuit 23 and a rate matching circuit 24, inputted data are divided and rate matching processing is performed by parallel processing.例文帳に追加

これらの情報は、１ｓｔインタリーブ回路２２、２ｎｄインタリーブ回路２３、レートマッチング回路２４に入力され、入力データが分割されて、並列処理により、レートマッチング処理が行われる。 - 特許庁

When a memory interface 5 generates an interleave sequence of the turbo code, interleave positions in forward direction processing and backward direction processing are calculated by only executing addition/subtraction processing and comparative computation processing by a control part 6.例文帳に追加

メモリインタフェース５がターボ符号のインタリーブ系列を生成する際、制御部６が加減算処理と比較計算処理を実施するだけで順方向処理と逆方向処理のインタリーブ位置を求める。 - 特許庁

In data read from the interleave memory 1001, read addresses of the interleave memory are skipped in the unit of packets only for packets selected and distributed in a frame and the packets are read at an equal space within the frame period so as to conduct interleave decoding and uniform output of the packets in the frame period altogether.例文帳に追加

上記インターリーブメモリ１００１からのデータの読出では、フレーム内に散在する選択されたパケットのみを、前記インターリーブメモリへの読出アドレスをパケット単位でジャンプし、なおかつ、前記フレーム期間内均等間隔にて読出すことでインターリーブのデコードとパケットのフレーム期間内均等出力を一括して行なう。 - 特許庁

The interleave circuit 16 is operated when an image is reduced and the thinning circuit 17 is operated when an image is magnified.例文帳に追加

間引き回路１６は画像縮小時に作動し、間引き回路１７は画像拡大時に作動する。 - 特許庁

The wireless transmission apparatus 10 includes: an interleave section 22 for applying interleave processing to each of blocks resulting from dividing a transmission frame into a plurality of blocks; and a frame configuration section 12 that establishes a size of each block as an interleave processing unit so that the size of the final block of the transmission frame is equal to or less than the size of the other blocks in the transmission frame.例文帳に追加

無線送信装置１０は、送信フレームを複数のブロックに分けてブロック毎にインターリーブ処理するインターリーブ部２２と、インターリーブ処理単位となる各ブロックのサイズを、送信フレームの最終ブロックが送信フレーム内の他のブロックのサイズ以下となるように設定するフレーム構成部１２とを備える。 - 特許庁

An interleave composing means 11 produces a processed composite picture Pab from the processed pictures Pa, Pb.例文帳に追加

インタリーブ合成手段１１は、これら処理ピクチャＰａ，Ｐｂから合成処理ピクチャＰａｂを生成する。 - 特許庁

To convert a raster format into an interleave format at a high speed without requiring a line memory.例文帳に追加

ラインメモリを必要とせず、かつ高速にラスタ形式からブロックインターリーブ形式に変換できるようにすること。 - 特許庁

This interleave controller using the nonvolatile ferroelectric memory can independently control interleave of each bank by utilizing the nonvolatile ferroelectric register with a single nonvolatile ferroelectric memory chip, a multi-bank nonvolatile ferroelectric memory chip or a multi-bank interleave nonvolatile ferroelectric memory chip.例文帳に追加

本発明の不揮発性強誘電体メモリを利用したインタリーブ制御装置は、単一不揮発性強誘電体メモリチップ、マルチバンク不揮発性強誘電体メモリチップ又はマルチバンクインタリーブ不揮発性強誘電体メモリチップで、不揮発性強誘電体レジスタを利用して各バンクのインタリーブを独立的に制御することができるようになる。 - 特許庁

For example, the wavelength interleave means is provided between the wavelength separation means and the wavelength selection means.例文帳に追加

例えば、波長インターリーブ手段は、波長分離手段と波長選択手段との間に設けられる。 - 特許庁

To apply rate matching with bower needed processing and a small burden to turbo coded data after interleave processing.例文帳に追加

インタリーブ処理後のターボ符号化データを必要な処理が少なく、負担が小さいレートマッチングを行うこと。 - 特許庁