InterConnectを含む例文一覧と使い方
該当件数 : 1154件
To provide a semiconductor device in which the resistance of an interconnect line can be prevented from increasing during fabrication process even the memory cell area is reduced.例文帳に追加
メモリセル面積が減少しても製造時における配線抵抗の増大を防止できる半導体装置の提供。 - 特許庁
An optical switch uses two ferroelectric liquid crystal spatial light modulators with an interconnect region in between.例文帳に追加
光スイッチは、間にある相互接続領域を有する2つの強誘電体液晶空間光変調器を使用する。 - 特許庁
The interconnect structure (12) includes at least one flow channel (24) initially defined by a removable sacrificial material (110), wherein the interconnect structure (12) is configured to provide support for the electrodes and the electrolyte (18).例文帳に追加
相互接続構造(12)は、除去可能な犠牲材料(110)によって当初画定された少なくとも1つの流れチャネル(24)を含み、相互接続構造(12)は、電極および電解質(18)に対する支持を提供するように構成されている。 - 特許庁
To provide an ultrasonic flow detector which prevents rotation and movement in the extension direction of an interconnect wire connected to an ultrasonic sensor element in the ultrasonic flow detector, and prevents the occurrence of a malfunction such as a break in the interconnect wire.例文帳に追加
超音波流量検出器内での、超音波センサ素子に接続した接続配線の回転や延伸方向の移動を防止して、接続配線の断線等の不具合の発生を防止した超音波流量検出器を提供する。 - 特許庁
The state detection sensor 12 is made conductive by connecting terminals 12A, 12B with an interconnect line 12C before the specific operation is applied, and is made non-conductive by disconnecting the interconnect line 12C from the terminals 12A, 12B after receiving the specific operation.例文帳に追加
状態検出センサー12は、特定操作を受ける前は、端子12A,12Bと接続線12Cとが接続された通電状態であり、特定操作を受けた後は、端子12A,12Bから接続線12Cが脱落した不通状態となる。 - 特許庁
Source wiring for electrically interconnecting the sources of basic cells in the LDMOSFET is only an interconnect line 24A, and the number of wiring layers forming the source wiring is set smaller than the number of wiring layers that form drain wirings (interconnect lines 24B, 29B, 33).例文帳に追加
そして、LDMOSFETの基本セルのソース同士を電気的に接続するソース配線は配線24Aのみとし、ソース配線を形成する配線層数は、ドレイン配線(配線24B、29B、33)を形成する配線層数より少なくする。 - 特許庁
The semiconductor device comprises a meandering pattern 1 for detecting defective interconnect resistance formed on an electric circuit substrate, and a pattern 3 for detecting defective conduction of through hole formed in the gap of the pattern 1 for detecting defective interconnect resistance while being insulated electrically therefrom.例文帳に追加
本発明は、電気回路基板上に、蛇行する配線抵抗不良検知用パタン1と、前記配線抵抗不良検知用パタン1の間隙に配置し、かつ電気的に絶縁したスルーホール導通不良検知用パタン3とを有する。 - 特許庁
Such an interconnect structure is achieved by providing a gouging feature in the bottom of the via opening by first forming the line opening within the interconnect dielectric, followed by forming the via opening and then the gouging feature.例文帳に追加
こうした相互接続構造体は、最初に相互接続誘電体内にライン開口部を形成し、その後、ビア開口部、次いでガウジング構造部を形成することによって、ビア開口部の底部内にガウジング構造部を提供することにより達成される。 - 特許庁
Although it is necessary to melt down the interconnect line 14d in inspecting the high breakdown voltage transistor used for the TEG, at least a part of the interconnect line 14d is thinner, thus allowing for reduction in the number of times of the laser irradiation required for the meltdown.例文帳に追加
TEG用高耐圧トランジスタの検査を行う場合、接続配線14dを溶断する必要があるが、接続配線14dの少なくとも一部は細くなっているため、溶断に必要なレーザー照射の回数を少なくすることができる。 - 特許庁
To provide a new flexible printed circuit board which is hardly reduced in durability even when it is repeatedly rotated while a flexible interconnect line member is wound thereon in spirals, easily assembled together, and more increased in the number of interconnect lines than a single-sided board.例文帳に追加
渦巻き状に巻きつけた状態で繰り返し回転させた際の耐久性が低下せず、かつ組み立てに手間がかからない上、片面板に比べて配線数を向上することができる、新規なフレキシブルプリント基板を提供する。 - 特許庁
A gate electrode 4d and a polysilicon wiring 14 for a low breakdown voltage transistor used for the TEG are wired by means of an interconnect line 14d, while a gate electrode 4e and a polysilicon wiring 14 for a high breakdown voltage transistor used for the TEG are wired by means of an interconnect line 14e.例文帳に追加
TEG用低耐圧トランジスタのゲート電極4dとポリシリコン配線14を接続配線14dで接続し、TEG用高耐圧トランジスタのゲート電極4eとポリシリコン配線14を、接続配線14eで接続する。 - 特許庁
The substrate 218 has at least one conductive structure 209, and the copper interconnect line 204a has an insulating material on a front surface.例文帳に追加
基板218は少なくとも1つの導電構造209を備え、銅配線204aは表面に絶縁物質を備える。 - 特許庁
A conductive source interconnect is disposed over the barrier layer and have a first end electrically connected to the source electrode.例文帳に追加
導電性ソース相互接続部は障壁層上に配置されソース電極に電気的に接続された第一の端部を有する。 - 特許庁
OXIDE TRANSPARENT CONDUCTIVE FILM MATERIAL, Al TRANSPARENT CONDUCTIVE LAMINATED CIRCUIT BOARD EQUIPPED WITH Al INTERCONNECT LINE, AND ITS MANUFACTURING METHOD例文帳に追加
酸化物透明導電膜材料及びAl配線を備えた透明導電膜積層回路基板及びその製造方法。 - 特許庁
To decrease contact resistance between a plug buried in a contact hole and an interconnect line on the plug even if the diameter of the contact hole is small.例文帳に追加
接続孔の直径を小さくしても、接続孔に埋め込まれたプラグと、プラグ上の配線との接触抵抗を低くする。 - 特許庁
The apparatus (100) includes an irradiation subsystem (102), an objective lens subsystem (104), a projection subsystem (106) and a beam separator (108) to interconnect the above subsystems.例文帳に追加
装置(100)は、照射サブシステム(102)、対物レンズサブシステム(104)、投影サブシステム(106)、及びこれらのサブシステムを相互接続するビームセパレータ(108)を含む。 - 特許庁
To provide a method of forming an interconnect structure in which a via size is not reduced even if a trench has been misaligned.例文帳に追加
トレンチがミスアライメントされていても、バイアの寸法が低減されない相互接続構造を形成する方法を提供する。 - 特許庁
To provide an electrical interconnect having a hermetically shield housing and at least one electrically conductive signal trace.例文帳に追加
気密封止型ハウジング、および少なくとも1つの導電性信号トレースを有する電気的相互接続を提供すること。 - 特許庁
To form a dummy plug filling a via hole with high precision, when dual-damascene interconnect lines are formed using Via first method.例文帳に追加
ビアファースト方法を用いたデュアルダマシン配線の形成において、ビアホール内を充填するダミープラグを高精度に形成する。 - 特許庁
The impedance matching circuit includes an output resistor with a resistance equal to the odd characteristic impedance of the interconnect.例文帳に追加
インピーダンス整合回路は、相互接続体の奇数特性インピーダンスに等しい抵抗値を有する出力抵抗を包含している。 - 特許庁
In this case, the system revises a mode used to interconnect the image communication apparatus and the mobile scanner depending on a prescribed condition.例文帳に追加
その際に、画像通信装置と携帯型スキャナ間を接続するモードを、所定の条件に応じて変更するようにする。 - 特許庁
To properly interconnect existing digital communication network or analog communication network with ATM communication network, mobile communication network or the Internet.例文帳に追加
既存ディジタル通信網やアナログ通信網とATM通信網や移動体通信網やインタネットを好適に相互接続する。 - 特許庁
To bury an interlayer insulating film sufficiently between semiconductor elements and between interconnect lines in a microfabricated semiconductor device.例文帳に追加
微細化された半導体装置において、半導体素子相互間及び配線相互間に層間絶縁膜が十分に埋め込む。 - 特許庁
Furthermore, one of source and drain regions 59 in a top surface of the semiconductor substrate 1 is electrically connected to the copper interconnect line 88.例文帳に追加
また、半導体基板1の上面内のソース・ドレイン領域59の一方は銅配線88に電気的に接続されている。 - 特許庁
To provide a laminated interconnect heat sink including an integrated circuit and a heat spreader that can effectively dissipate heat.例文帳に追加
効果的に熱を放散することができる集積回路とヒートスプレッダとを含む積層状の相互接続ヒートシンクを提供する。 - 特許庁
A ball-bump bonded ribbon-wire interconnect 10 has a ball-bump 16, attached to the bond pad 14 of an integrated circuit 12.例文帳に追加
ボール・バンプ結合リボン・ワイヤ配線10には、集積回路12の接合パッド14に取り付けられたボール・バンプ16がある。 - 特許庁
The interconnect assembly is removable and the work head is configured to be directly coupled to the actuator.例文帳に追加
前記相互接続組立体は、取り外し可能であり、前記ワークヘッドは前記アクチュエータと直接接続可能に構成されている。 - 特許庁
Bonding pads 112, 122, 124, 132, 134 are provided to interconnect the dies and connect the dies to external pins.例文帳に追加
ダイを相互接続するために、およびダイを外部ピンに接続するためにボンディングパッド112,122,124,132,134が供給される。 - 特許庁
For example, the method according to embodiments may be used to form copper containing interconnect structures in a semiconductor device.例文帳に追加
例えば、本発明の具体例にかかる方法は、半導体デバイス中に銅含有相互接続構造を形成するのに使用される。 - 特許庁
To provide a semiconductor without the need of providing an interconnect layer when connecting a plurality of 3D pillar SGTs in parallel.例文帳に追加
3Dピラー型SGTを複数並列に接続する際に、配線層を設ける必要のない半導体装置を提供する。 - 特許庁
A p well contact region 102 is provided in order to connect an interconnect on the p well 202 on the outer side of the polysilicon 101.例文帳に追加
多結晶シリコン101より外側のPウェル202の上に配線を接続するためにPウェルコンタクト領域102がある。 - 特許庁
In manufacturing the semiconductor device with the damascene interconnect structure, the surface of wiring is subjected to reverse sputtering with Xe plasma.例文帳に追加
ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Xeのプラズマで逆スパッタリングする。 - 特許庁
The interconnect simulation data store may be used in-line for monitoring electrical and thermal properties of an IC device during fabrication.例文帳に追加
相互接続シミュレーションデータストアは、製作中にICデバイスの電気的及び熱的特質をインラインでモニタするのに使用される。 - 特許庁
In an interconnect method of the leadframe, the insulation film is used to separate the conductive element from the leadframe so that the leadframe can be easily connected.例文帳に追加
リードフレームの内部接続方法は、絶縁薄膜により、導電素子とリードフレームを隔離して、リードフレームの接続を行う。 - 特許庁
METHOD HAVING DYNAMICALLY SCALABLE CLOCK DOMAIN TO SELECTIVELY INTERCONNECT SUBSYSTEMS THROUGH SYNCHRONOUS BUS, AND SYSTEM THEREOF例文帳に追加
同期バスを介してサブシステムを選択的に相互接続するための動的に変化可能なクロック・ドメインを有する方法および装置 - 特許庁
Flexible piping to interconnect an indoor heat exchanger and outdoor piping and a drain pump are incorporated at the internal part of the rotary shaft.例文帳に追加
回転軸の内部には、室内熱交換器と室外配管とをつなぐフレキシブル配管と、ドレンポンプとが内蔵されている。 - 特許庁
Also disclosed are methods of depositing a tin alloy on a substrate and methods of forming an interconnect bump on a semiconductor device.例文帳に追加
同様に、基体への錫合金の堆積方法、および半導体デバイスへの相互接続バンプの形成方法も開示されている。 - 特許庁
Thereafter, an aluminum interconnect film 6 is formed on the titanium oxide film 5 and a TiN film 7 is formed thereon.例文帳に追加
その後、チタン酸化膜5上に、アルミニウム配線膜6を形成した後、アルミニウム配線膜6上に、TiN膜7を形成する。 - 特許庁
A non-uniform memory access(NUMA) computer system includes a first node and a second node coupled by a node interconnect.例文帳に追加
不均等メモリ・アクセス(NUMA)コンピュータ・システムが、ノード相互接続により結合される第1のノード及び第2のノードを含む。 - 特許庁
Here, the polysilicon film remains like a side-wall on the sidewall of the portion of the source interconnect layer protruding from the upper end of the trench.例文帳に追加
このとき、ソース配線層のトレンチの上端よりも上に突出した部分の側壁には、ポリシリコン膜がサイドウォール状に残る。 - 特許庁
In order to relate the interconnect state of the device to data stored in the database, a PROGRAM_ID register is built in the device.例文帳に追加
デバイスのインターコネクトの状態とデータベースのデータを関連付けるため、デバイスにPROGRAM_IDレジスタを内蔵する。 - 特許庁
An average grain size of the inductor 141 is larger than average grain sizes of the interconnects in the copper interconnect layers 11-13 that contain no inductor.例文帳に追加
インダクタ141の平均グレインサイズが、インダクタを含まない銅配線層11〜13の配線の平均グレインサイズよりも大きい。 - 特許庁
A refilling apparatus includes a fluid interconnect which is so constituted that it is inserted into the bottom section to compress the capillary storage member.例文帳に追加
補充装置は毛細管貯蔵部材を押しつけるために底部に挿入するよう構成された流体接続部を含む。 - 特許庁
METHOD FOR MANAGING PACKET TRAFFIC, MULTIPROCESSOR NETWORK AND COMPUTER PROGRAM (OPTIMAL INTERCONNECT UTILIZATION IN DATA PROCESSING NETWORK)例文帳に追加
パケット・トラフィックを管理する方法、マルチプロセッサ・ネットワークおよびコンピュータ・プログラム(データ処理ネットワークにおける相互接続の最適利用) - 特許庁
Its discussion and cost estimates, however, were limited to the electronic interconnect industry, which is only one segment of affected issuers.例文帳に追加
しかし、その議論と費用の見積もりは、関連する発行人の1セグメントにすぎない電子相互接続業界に限定されている。 - 経済産業省
The upper surface (first surface) and the lower surface (second surface) of the interconnect 10 are connected with the via plug 20 and the via plug 30 respectively.例文帳に追加
配線10の上面(第1面)および下面(第2面)には、それぞれビアプラグ20およびビアプラグ30が接続されている。 - 特許庁
The contact hole 6 formed in the projecting portion is formed between the gate interconnection lines 3 and 4, while the contact hole 7 formed in the projecting portion is formed between the gate interconnect lines 4 and 5.例文帳に追加
また、突出部に形成されたコンタクトホール7は、ゲート配線4とゲート配線5との間に形成されている。 - 特許庁
To confirm the fact that interconnect lines are formed by patterning a conductive film normally with reduced efforts.例文帳に追加
導電膜が正常にパターニングされて配線が形成されていることを、少ない労力で確認することができるようにする。 - 特許庁
An interconnect line 67 is a first metal layer interconnect line for connecting between the N type region 65 of one end of one side switching transistor constituting 2 inputs selecting circuit and the N type region 63 of one end of the other side switching transistor constituting selecting circuit.例文帳に追加
配線67は、2入力選択回路を構成する一方のスイッチングトランジスタの一端のN型領域65と、該選択回路を構成する他方のスイッチングトランジスタの一端のN型領域63との間を接続するためのメタル第1層配線である。 - 特許庁
A second step patterns a second resist layer with the image of the gate pads and local interconnect and then etching the polysilicon with the pattern of the gate pads and local interconnect, thereby reducing the number of diffraction and other cross-talk from different exposed areas.例文帳に追加
第二の工程で、ゲートパッドと局所相互接続との画像で第二のレジスト層をパターン形成し、次にゲートパッドと局所相互接続とのパターンで多結晶シリコンをエッチングし、それによって異なる露光区域からの回折およびその他のクロストークの数を減らす。 - 特許庁
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|