「InterConnect」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The present invention especially is used in the field of microwaves and can interconnect a substrate, including a printed antenna with a substrate receiving processing circuits of signal.例文帳に追加

本発明は、特に、マイクロウェーブの領域に使用され、印刷されたアンテナを含む基板と信号の処理回路を受ける基板を相互接続できる。 - 特許庁

To provide a manufacturing method of an electronic circuit device in which microfabrication of a connection pitch between an interconnect substrate and a semiconductor chip is not interfered by solder resist.例文帳に追加

配線基板と半導体チップとの間の接続ピッチの微細化をソルダーレジストにより妨げられることがない電子回路装置の製造方法を提供する。 - 特許庁

To provide a home network system that can interconnect different pieces of equipment easily by performing settings for network connection with a simple operation.例文帳に追加

単純な操作でネットワークに接続するための設定を行い、異なる機器間の相互接続を容易に実現可能なホームネットワークシステムを提供すること。 - 特許庁

To provide a mechanism for managing an explicit and suggestive timer of protocols to be tunneled when executing tunneling via a tunneling interconnect.例文帳に追加

トンネリングインターコネクトを介してトンネリングを実行する場合に、トンネリングされるプロトコルの明示的および暗示的なタイマを管理するメカニズムを提供する。 - 特許庁

The chip package provided by some embodiments of the present disclosure may include a chip, a substrate, and an interconnect layer disposed between the chip and the substrate.例文帳に追加

この開示に係る一部の実施形態によって提供されるチップパッケージは、チップ、基板、及び該チップと該基板との間に配置された相互接続層を含み得る。 - 特許庁

As the result of these constraints, a signal supply destination (connection destination) as to the after-diffusion data output part is limited, so that the interconnect lines can be reduced in number.例文帳に追加

この制約の結果、一つの拡散後データ出力部についての信号供給先（接続先）が限定され、配線数を減少させることができる。 - 特許庁

A sealing resin layer 30 is formed over a first surface of an interconnect substrate 20 and seals the semiconductor chips 110, 120 but does not cover the external terminals 40.例文帳に追加

封止樹脂層３０は配線基板２０の第１面に形成され、半導体チップ１１０，１２０を封止し、かつ外部端子４０を被覆していない。 - 特許庁

This system and method, a high speed interconnect is used to load an update firmware to one or more cells in a partition of the high availability system.例文帳に追加

本発明のシステムおよび方法は、更新ファームウェアを高可用性システムのパーティションの１以上のセルにロードするために高速相互接続を使用する。 - 特許庁

Subsequently, a second CMP is performed under such conditions as the polishing rate of Cu is equal to or higher than the polishing rate of TaN thus forming a Cu interconnect line 13.例文帳に追加

次に、Ｃｕの研磨レートが、ＴａＮの研磨レートと同等以上となる条件で、第２のＣＭＰを行い、Ｃｕ配線１３を形成する。 - 特許庁

A coating 6 comprising a conductive material covers a surface of the molded body 5, and is formed to be in contact with the interconnect electrode 7.例文帳に追加

モールド体５の表面を、導電性材料からなる被覆部６が多い、その被覆部６が、配線電極７と接触するように形成される。 - 特許庁

The ends of the resistor elements 5 and the resistor elements 5a are connected to a grounding potential through a wide interconnect line which is continuously formed on the same layer.例文帳に追加

抵抗素子５および抵抗素子５ａの一端は、同層で連続的に形成された幅広の配線４４ａにより接地電位に接続される。 - 特許庁

An upper layer Al film 7 for the pat of a test element group TEG1 is arranged to overlap the lower layer Al interconnect 5b of the test element group TEG1.例文帳に追加

テストエレメントグループＴＥＧ１のパット用上層Ａｌ膜７を、テストエレメントグループＴＥＧ１の下層Ａｌ配線５ｂと重なるように配置する。 - 特許庁

The semiconductor device 1 is equipped with a semiconductor substrate 10, n (n is an integer of two or above) resistive elements 20, interconnect lines 30, and terminals 40a and 40b.例文帳に追加

半導体装置１は、半導体基板１０、ｎ個（ｎは２以上の整数）の抵抗素子２０、配線３０、および端子４０ａ，４０ｂを備えている。 - 特許庁

To form a via hole with which a micronization of a multilayer interconnect structure is easily achieved and high reliability and high yield in semiconductor device fabrication are ensured.例文帳に追加

多層配線構造の微細化を容易にし、半導体装置の製造において高信頼性および高歩留まりを確保できるヴィアホールを形成する。 - 特許庁

To provide a novel architecture and distributed hierarchical interconnect scheme for maximizing the degree of utilization of FPGA, and simultaneously minimizing the effect on the die size.例文帳に追加

ＦＰＧＡの利用度を最大限にすると同時に、ダイのサイズへの影響を最小限にする、新しいアーキテクチャ分散階層相互接続技法を提供する。 - 特許庁

Between the partition member 1 and the support member 3, an orifice passage 3e extends circumferentially to interconnect the main liquid chamber 2d and the sub liquid chamber 4d.例文帳に追加

仕切部材１と支持部材３との間には、周方向に延び、主液室２ｄと副液室４ｄとを連通するオリフィス通路３ｅが設けられている。 - 特許庁

An interconnect line is formed by calcination.例文帳に追加

また、インクジェット法に代表される液滴吐出法を用いて、前記多孔質の絶縁膜に導電性粒子を含む組成物を吐出し、焼成して配線を形成する。 - 特許庁

To provide a method for forming a low-resistive interconnect structure on and in a rigid low-k interlayer dielectric layer.例文帳に追加

機械的剛性のある低ｋ層間誘電層及び低ｋ層間誘電層内に低抵抗な相互接続構造を形成する方法を提供する。 - 特許庁

This rod material support device 10 is furnished with a connecting part 28 to interconnect a hollow cylindrical base part 12 and a rod material supporting part 14 of slotted structure to each other.例文帳に追加

棒材支持装置１０は、中空筒状の基部１２とすり割り構造の棒材支持部１４とを相互連結する連結部２８を備える。 - 特許庁

The electronic module has an electronic substrate 210, and an interconnect substrate 240 which is mounted on the electronic substrate 210 and on which an integrated circuit chip 242 is mounted.例文帳に追加

電子モジュールは、電子基板２１０と、電子基板２１０に取り付けられており集積回路チップ２４２が搭載されてなる配線基板２４０と、を有する。 - 特許庁

A communication control means 15 controls the communication to interconnect the one network N1 to the other network N2 to each other via the aligned band.例文帳に追加

通信制御手段１５は、割り当てられた帯域を通じて、一方のネットワークＮ１と他方のネットワークＮ２とを相互接続するための通信制御を行う。 - 特許庁

The communication bus 14 comprises at least two lines configured to assist the memory 12 and the processor of the instrument to communicatively interconnect.例文帳に追加

前記コミュニケーションバス１４は、前記メモリと前記装置のプロセッサとを通信可能に接続する助けなるようになされている少なくとも２つのラインを備えている。 - 特許庁

The BIOS has an ACPI (advanced configuration and power interface) for notifying an OS of information for using an extended IO (input/output) space, and initializes a chipset and a PCI (peripheral component interconnect) card.例文帳に追加

ＢＩＯＳは、拡張ＩＯ空間を使う為の情報をＯＳに通知するＡＣＰＩを保有すると共に、チップセット及びＰＣＩカードを初期化する。 - 特許庁

To provide a semiconductor integrated circuit device which is capable of preventing a cell region from increasing in area and reducing interconnect lines in number without reducing transistors in size.例文帳に追加

セル領域の拡大を防止するとともに配線数を削減し、かつトランジスタサイズを縮小することのない半導体集積回路装置を提供する。 - 特許庁

To provide a compressor which can eliminate a signal cable to interconnect a container, such as a tank, and compression zone and reduce a manufacturing cost.例文帳に追加

タンク等の容器と圧縮部との間を接続する信号線等を省くことができ、製造コストを低減することができる圧縮機を提供する。 - 特許庁

The first stage chip disposed nearest to the wiring board in the chip laminate 12 is an interconnect chip 13 having no circuit formation surface on the front surface.例文帳に追加

チップ積層体１２の最も配線基板の近くに配置された１段目のチップが、おもて面に回路形成面を持たない配線用チップ１３である。 - 特許庁

A plurality of layer 2 networks VLAN 1 to 3 comprising layer 2 switches 11 to 17 interconnect a plurality of nodes 10 to 40 making mutual communication.例文帳に追加

相互に通信を行う複数のノード１０〜４０間をレイヤ２スイッチ１１〜１７で構成される複数のレイヤ２ネットワークＶＬＡＮ１〜３で接続する。 - 特許庁

To provide a connector 20 to interconnect a column body 1 and a panel-like material 2 so that the panel panel-like material 2 is rendered difficult to rotate around the column body 1.例文帳に追加

柱体１に対しパネル状材２が回転し難くくなるように、柱体１とパネル状材２とを接続する接続具２０を提供する。 - 特許庁

Subsequently, portions of the copper film which exist on the outside of the interconnect grooves are polished to form interconnections, and then a cleaning process is performed on the resulting substrate.例文帳に追加

続いて、銅膜における配線溝の外部に存在する部分を研磨して配線を形成した後に、基板に対して洗浄処理を施す。 - 特許庁

A semiconductor block 1 comprises a base plate 2, a semiconductor structure 3, an insulation layer 15, an upper layer insulating film 16, and an upper layer interconnect line 19.例文帳に追加

半導体ブロック１は、ベース板２、半導体構成体３、絶縁層１５、上層絶縁膜１６、上層配線１９を含んで構成されている。 - 特許庁

To provide an image forming apparatus which stops a scanner and a printing engine connected through a PCI (Peripheral Component Interconnect) bus by a simple processing, and can achieve power saving.例文帳に追加

簡単な処理でＰＣＩバスを介して接続されているスキャナ、プリントエンジンを停止して省電力化を図ることができる画像形成装置。 - 特許庁

The interconnect assembly includes: a flexible wiring layer 507 having a plurality of first contact elements; and a fluid containing structure 509 which is coupled to the flexible wiring layer 507.例文帳に追加

複数の第１の接触要素を有するフレキシブル配線層５０７、及びフレキシブル配線層５０７に結合される流体内蔵構造体５０９を含む。 - 特許庁

To provide a connecting mechanism of the bus of an inexpensive computer device whose occupancy space is small which can be connected with a PCI(peripheral component interconnect) bus or an ISA(industry standard architecture) bus or the like.例文帳に追加

ＰＣＩバスやＩＳＡバス等の汎用バスに接続でき、占有スペースが小さくかつ低価格なコンピュータ装置のバスの接続機構を提供する。 - 特許庁

To provide a semiconductor device that can suppress an increase in contact resistance between a lower electrode and a via interconnect and has a capacitive element, and a method of manufacturing the same.例文帳に追加

下部電極とビア配線とのコンタクト抵抗の増大を抑制可能な、容量素子を有する半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method of directly passivating exposed Cu surfaces of a Cu interconnect structure by converting the surfaces to copper silicide.例文帳に追加

その表面をケイ化銅に転化することにより、銅相互接続構造の露出銅表面を直接不動態化するための方法を提供すること。 - 特許庁

To connect many substrates constituting a transmission device by buses through optical signals and further to interconnect those buses through optical signals.例文帳に追加

伝送装置を構成する多数の基板を光学的な信号を介してバス接続し、これらバスの間を、さらに、光学的な信号を介して相互に接続する。 - 特許庁

NETWORK INTERFACE CONTROLLING LOCK OPERATION, PACKET DATA COMMUNICATION ON-CHIP INTERCONNECT SYSTEM INCLUDING THE NETWORK INTERFACE, AND METHOD OF OPERATING THE NETWORK INTERFACE例文帳に追加

ロックオペレーションを制御するネットワークインターフェイス、このネットワークインターフェイスが含まれたパケットデータ通信オンチップインターコネクトシステムおよびそのネットワークインターフェイスの動作方法 - 特許庁

A test circuit for validating the operation of a semiconductor substrate with the semiconductor circuit of the three-dimensional semiconductor integrated circuit device is formed, using temporary interconnect lines.例文帳に追加

３次元半導体集積回路装置の、半導体回路を形成した半導体基板の動作確認用のテスト回路を仮配線で形成する。 - 特許庁

To allow an aluminum interconnect metallization for an integrated circuit to be controllably oxidized, in a pure oxygen ambience, with the addition of argon, as desired.例文帳に追加

集積回路のためのアルミニウム相互接続部メタライゼーションを、所望によりアルゴンが追加されてもよい純粋な酸素雰囲気中で制御可能に酸化させる。 - 特許庁

To provide a new semiconductor device in which an aluminium interconnect line on a semiconductor substrate can be utilized sufficiently as an alignment mark, and to provide its alignment method.例文帳に追加

半導体基板上のアルミニウム配線をアライメントマークとして十分に活用することができる新規な半導体装置及びそのアライメント方法の提供。 - 特許庁

An update cell for the firmware which is not the desired version transmits an update message to each of the mismatched cells through the slow speed interconnect to a management easiness system.例文帳に追加

望ましいバージョンでないファームウェアの更新セルは、管理容易システムの低速相互接続を介して各不整合セルに更新メッセージを送信する。 - 特許庁

To provide a method for manufacturing a copper interconnect integrating an air gap as an inter-layer insulator or an in-layer insulator and the inter- layer insulator.例文帳に追加

層間絶縁体、あるいは層内絶縁体および層間絶縁体としてエアギャップを統合する銅のインタコネクトを製造する方法を提供すること。 - 特許庁

The barrier metal 141 can be eliminated when the plug metal requiring no barrier metal 141 (e.g. an Al alloy similar to the interconnect 11) is selected.例文帳に追加

バリアメタル１４１を必要としないプラグ金属（例えば配線１１と同様なＡｌ合金等）を選ぶとすればバリアメタル１４１を省略することができる。 - 特許庁

An upper electrode 20 comprising silicon oxide films 13, 17 and 20, a silicon nitride film 16 or a silicon film is formed on the upper layer of the tungsten interconnect 12.例文帳に追加

タングステン配線１２の上層にシリコン酸化膜１３，１７，２０やシリコン窒化膜１６、或いはシリコン膜から成る上部電極２０を形成する。 - 特許庁

The slave buses 12 to 14 and the interconnect bus 15 are arbitrarily connected electrically or by secondary connecting circuit 31 to 33 which can arbitrarily be connected or cut off electrically.例文帳に追加

また、スレーブバス１２〜１４及びインタコネクトバス１５は、任意に電気的に接続または遮断可能な二次接続回路３１〜３３により接続する。 - 特許庁