「LSI circuit」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To reconcile a process (gate-SAC) for forming the contact hole of a DRAM and a process (L-SAC) for forming the contact hole of a logic LSI in manufacture of a semiconductor integrated circuit device mounting a DRAM and a logic LSI mixedly.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置の製造において、ＤＲＡＭのコンタクトホール形成プロセス（ゲート−ＳＡＣ）とロジックＬＳＩのコンタクトホール形成プロセス（Ｌ−ＳＡＣ）とを両立させる。 - 特許庁

To provide a system integrated circuit, which can appropriately investigate the cause of an abnormal operation even when the number of external terminals capable of assignment to the observation of an internal bus in a system LSI is severely limited.例文帳に追加

システムLSIにおいて内部バスの観測に割り当て可能な外部端子の数が厳しく制限されている場合であっても、異常動作の原因究明を好適に行うことができるシステム集積回路を提供する。 - 特許庁

To provide a device for not changing the number of external pins from the time before incorporation even at the time of incorporating a shared memory by incorporating the shared memory in one control LSI and switching signals from the circuit of the control LSI to the incorporated memory and the signals from the outside to the incorporated memory by an operation mode.例文帳に追加

他のＬＳＩと共用するメモリを一つのＬＳＩに内蔵すると、そのＬＳＩのピン数は、内蔵したメモリのピン数分だけ増加して、小型化の効果を損なう。 - 特許庁

To enable detection by a single detecting circuit in an LSI adopting the ground-line isolation technology and two or more power supply system circuits, even when a bidirectional ESD stress is impressed on two power supply system circuits.例文帳に追加

接地線分離技術および複数の電源系回路を採用したLSI において、２つの電源系回路に双方向のESD ストレスが印加された場合でも１つの検出回路で検出可能とする。 - 特許庁

To provide a semiconductor integrated circuit that can easily modify the terminal connection of an LSI chip to a target package, that has a different number of terminals from the LSI chip, especially for QFP.例文帳に追加

ＬＳＩチップとは端子数の異なる目的のパッケージ、特にＱＦＰへのＬＳＩチップの端子接続を容易に変更可能にした半導体集積回路を提供する。 - 特許庁

After performing the inspection by using the pad 314 for the inspection and the inspection circuit 313, a scribe region 103 is scribed so as to cut off the first LSI region 311 into the LSI chip of a single body.例文帳に追加

検査用パッド３１４および検査回路３１３を用いて検査を行った後、第１ＬＳＩ領域３１１を単体のＬＳＩチップに切り離すためにスクライブ領域１０３をスクライブする。 - 特許庁

When an LSI 37 is fitted to a test board 33, analog circuit blocks 39-42 which are incorporated into the LSI 37 are connected in concatenation through a wiring pattern 38 provided on a test board 33.例文帳に追加

ＬＳＩ３７がテスト用基板３３に装着されると、テスト用基板３３上に設けられた配線パターン３８を介して、ＬＳＩ３７に内蔵されたアナログ回路ブロック３９〜４２が縦続に接続される。 - 特許庁

It is also judge-determined whether a delay deterioration degree of the LSI in the circuit BB and a delay deterioration degree of the LSI in a new production condition are within an allowance value set preliminarily or not.例文帳に追加

さらに、回路ＢＢのＬＳＩの遅延劣化度や、新製造条件のＬＳＩの遅延劣化値が予め設定されている許容値以内かどうかを判定することもできる。 - 特許庁

Therefore, since the system LSI can be created only in CMOS logic processes, the system LSI including the memory circuit 3 having a relatively large capacity can be created at a low cost.例文帳に追加

したがって、システムＬＳＩをＣＭＯＳロジックプロセスのみで作製することができるので、比較的大容量のメモリ回路部３を含むシステムＬＳＩを低価格で作製することができる。 - 特許庁

A direct-current control voltage is applied directly to an input point Q1 of VCO 14 by an LSI tester 10, by paying attention to a potential ability of the VCO which is a component of a PLL circuit built in an LSI which is an inspection object.例文帳に追加

検査対象のＬＳＩに内蔵されるＰＬＬ回路の構成要素であるＶＣＯの、潜在的な能力に着目し、このＶＣＯ１４の入力点Ｑ１に、ＬＳＩテスタ１０が、直接に直流制御電圧を印加する。 - 特許庁

To provide a reference voltage generating circuit capable of carrying out trimming in order to obtain a reference voltage which has stable temperature characteristics and which is highly accurate against variation on the manufacture of an LSI.例文帳に追加

LSI の製造ばらつきに対して、温度特性が安定で、且つ、高精度の基準電圧を得るようにトリミングすることが可能な基準電圧発生回路を提供する。 - 特許庁

The logic synthesis method and the apparatus are provided for estimating the performance of an LSI circuit early at the design stage of an RTL.例文帳に追加

上記の課題を解決するため、本発明は、RTL設計段階で、早期にLSI回路のパフォーマンスを見積もることを可能とする論理合成方法及び論理合成装置を提供する。 - 特許庁

To provide an assembly method for an LSI package in which the LSI package can be easily and surely assembled on a printed circuit board while easily positioning.例文帳に追加

容易に位置合せを行ないつつＬＳＩパッケージをプリント配線板に容易かつ確実に実装することができるＬＳＩパッケージの実装方法を提供すること。 - 特許庁

With this configuration, the test circuit in the LSI chip can be evaluated by the electrode terminal in the scribing TEG, and the number of electrode terminals in the LSI chip can be reduced.例文帳に追加

これにより、スクライブＴＥＧ内の電極端子でＬＳＩチップ内の検査回路を評価でき、ＬＳＩチップ内の電極端子を削減できる。 - 特許庁

To provide a system integrated circuit that prevents the readout destination of restricted data stored in a memory device from being discovered even if the activity of a CPU inside a system LSI is traced.例文帳に追加

システムLSI内部におけるCPUの動きがトレースされようとも、メモリデバイスに格納された秘密データの読出先の露見を防ぐシステム集積回路を提供する。 - 特許庁

Thereby, by selecting a power source that supplies a voltage according to the performance of a circuit block, unnecessary power is suppressed with keeping the information amount processed in the LSI high, and the power consumption is reduced.例文帳に追加

これにより、回路ブロックの性能にしたがって供給する電源を選択することによって、LSIで処理される情報量を高く保ったまま、不必要な電力を抑制し、消費電力を低減することが可能である。 - 特許庁

To provide a method for simulation tests of a semiconductor integrated circuit that prevents LSI determined as conforming articles by logic simulations from being thereafter judged as nonconforming articles by an LSI tester.例文帳に追加

論理シミュレーションにおいて良品と判定されるＬＳＩが後にＬＳＩテスタで不良品と判定されることの無い半導体集積回路のシミュレーションテスト方法を提供する。 - 特許庁

It is desirable to analyze each of various functional groups (such as a DDR2/HDMI/USB I/F, a PLL circuit, a test terminal) in the LSI in order to improve quality of each function of the LSI and to increase speed of processing.例文帳に追加

前記解析はＬＳＩが持っている各機能の高品質化と処理の高速化を目的に、ＬＳＩ内の各種の機能グループ（DDR2/HDMI/USB I/F、PLL回路、テスト端子等）毎に行うことが好ましい。 - 特許庁

To make compatible the contact hole formation process (gate-SAC) of a DRAM and the contact hole formation process (L-SAC) of a logic LSI compatible in the manufacture of a semiconductor integrated circuit device having a DRAM and a logic LSI together.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置の製造において、ＤＲＡＭのコンタクトホール形成プロセス（ゲート−ＳＡＣ）とロジックＬＳＩのコンタクトホール形成プロセス（Ｌ−ＳＡＣ）とを両立させる。 - 特許庁

An LSI(large scale integrated circuit) 18 for BOST and a DUT (device under test) 7 are mounted on the same socket 12, and an electrode of the LSI for BOST and that of the DUT 7 are brought into direct contact with each other.例文帳に追加

ＢＯＳＴ用ＬＳＩ８及びＤＵＴ７を同一のソケット１２に装着し、ＢＯＳＴ用ＬＳＩ８の電極及びＤＵＴ７の電極を直接コンタクトさせる。 - 特許庁

To provide an A/D converter for digital PLL and a digital PLL circuit for maintaining PLL performance of the same accuracy without circuit scale expansion of the A/D converter or considerable power consumption increase that occurs when accelerating an LSI with the A/D converter and the digital PLL circuit packaged therein.例文帳に追加

A/D変換器およびデジタルPLL回路を搭載したLSIを高速化する場合に生じるA/D変換器の回路規模増大や大幅な消費電力増加なしに、同精度のPLL性能を維持するデジタルPLL用A/D変換器およびデジタルPLL回路を提供する。 - 特許庁

To provide a bus division system that enables bus division for maintaining high speed operating performance in circuit operation in a high function and high performance large-scale LSI and in a circuit board of electronic equipment, with simplicity and quickness and even after the manufacture of the LSI and circuit board.例文帳に追加

高機能、高性能な大規模ＬＳＩや電子機器の回路基板において、回路動作における高速動作性能を維持するためのバス分割を、簡易且つ迅速に、しかもＬＳＩや回路基板の製造後においても行うことができるバス分割システムを提供すること - 特許庁

To permit easy trouble analyzing work at the outside of a circuit by outputting a number information of a pattern detecting a trouble or the positional information of a scan F/F if necessary to the outside of the circuit, when a test is effected employing a logic BIST circuit formed in an LSI.例文帳に追加

LSI に形成されたロジックBIST回路を用いてテストを行う際に、故障を検出したパターンの番号情報や必要に応じてスキャンF/F の位置情報を外部に出力させて外部で故障解析作業を容易に行うことを可能とする。 - 特許庁

Since the chip capacitor 4 is arranged at a position nearest to an internal circuit for an LSI, unnecessary impedance does not exist between the internal circuit for the LSI and the chip capacitor 4, the internal circuit is decoupled effectively, and the semiconductor device can be operated stably.例文帳に追加

ＬＳＩの内部回路に最も近い場所にチップコンデンサ４が配置されるため、ＬＳＩの内部回路とチップコンデンサ４との間に不要なインピーダンスが存在せず、効果的に内部回路のデカップリングを行い、安定に動作させることができる。 - 特許庁

To facilitate and quicken a test for a macro circuit, related to an electronic circuit system having a logic circuit and a memory circuit as the macro circuit like a system LSI or the like.例文帳に追加

システムＬＳＩ等のように、マクロ回路として、ロジック回路及びメモリ回路を有する電子回路システムに関し、マクロ回路の試験の容易化、高速化を図る。 - 特許庁

The LSI (11) outputs a reference clock (RCK) and a feedback clock (FCK2) to the PLL circuit (7).例文帳に追加

ＬＳＩ（１１）は、リファレンスクロック（ＲＣＫ）とフィードバッククロック（ＦＣＫ２）とをＰＬＬ回路（７）に出力する。 - 特許庁

The clock generator circuit 200 generates clocks to be supplied to each functional module of the system LSI having a plurality of functional modules.例文帳に追加

複数の機能モジュールを有するシステムＬＳＩの各機能モジュールに供給するクロックを生成するクロック生成回路２００である。 - 特許庁

The heat conduction line 41 connects a heat conversion circuit 24 having the highest temperature inside the contactless communication LSI 31 with the heat radiation terminal 42.例文帳に追加

熱伝導線４１は、非接触通信LSI３１の内部で最も高温となり得る熱変換回路２４と放熱用端子４２を連結する。 - 特許庁

To provide a semiconductor integrated circuit device in which a test of its interface part can be performed especially for a memory LSI.例文帳に追加

とりわけメモリＬＳＩに対して、そのインターフェース部のテストを行うことが可能な半導体集積回路装置を提供する。 - 特許庁

The contactless IC card 30 includes: an antenna 11; a contactless communication LSI (Large Scale Integrated circuit) 31; and a heat radiation board 43.例文帳に追加

非接触ＩＣカード３０は、アンテナ１１および非接触通信LSI３１、および放熱板４３から構成される。 - 特許庁

Then, the clock synchronizing signal generating circuit 14 transmits low speed clock synchronizing signals SYNC_-PULSE to each LSI 2, 3, and 4.例文帳に追加

すると、クロック同期信号生成回路14は各ＬＳＩ2,3,4へ低速のクロック同期信号SYNC_PULSEを送信する。 - 特許庁

To make the generation of an emulation circuit easier by consistently carrying out the logical simulation and hardware simulation of a digital LSI.例文帳に追加

ディジタルＬＳＩの論理シミュレーションとハードウェアエミュレーションを一貫して行うときに、エミュレーション回路の生成を容易化する。 - 特許庁

An arbitrary region 12 is extracted from LSI pattern (semiconductor circuit pattern) data 11 (step S1).例文帳に追加

ＬＳＩパターン（半導体回路パターン）データ１１の中から任意の領域１２を抽出する（ステップＳ１）。 - 特許庁

To provide a level shifter circuit which is flexibly made correspondent to transition to low voltage driving of an LSI and enables high operation speed.例文帳に追加

ＬＳＩの低電圧駆動への移行に柔軟に対応できて高速化を可能にするレベルシフタ回路を提供すること。 - 特許庁

The number of test signal inputs is small as compared with a case where the generation circuit 16 does not exist in the LSI package.例文帳に追加

テスト信号入力の本数は、信号自動発生回路１６がそのＬＳＩパッケージにない場合に比べ、少なくなる。 - 特許庁

To provide a method for easily monitoring process variations in an LSI circuit or performing sorting of products.例文帳に追加

簡易にＬＳＩ回路のプロセス変動をモニター或いは製品選別を実施するための方法を提供することを目的とする。 - 特許庁

To provide technology capable of adopting an ESD element in a semiconductor integrated circuit device mounting DRAM and logic LSI.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置において、ＥＳＤ素子を採用することのできる技術を提供する。 - 特許庁

To facilitate asynchronous path analysis, and to shorten logical synthesis time in designing a semiconductor circuit such as an LSI.例文帳に追加

ＬＳＩなどの半導体回路設計において、非同期パス解析の容易化と、論理合成時間の短縮を実現する。 - 特許庁

LSI LAYOUT DESIGN SYSTEM, LAYOUT DESIGN METHOD, LAYOUT DESIGN PROGRAM, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

ＬＳＩレイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、及び半導体集積回路装置 - 特許庁

The heat conduction sheet covers the opening from a side opposite to the printed circuit board and is thermally connected to the LSI package through the opening.例文帳に追加

熱伝導シートは、開口部をプリント配線板とは反対側から覆うとともに、開口部を通じてＬＳＩパッケージに熱的に接続されている。 - 特許庁

To provide a skew adjusting circuit that can supply skew fitted to the operation state of LSI, etc. to plural signals.例文帳に追加

ＬＳＩの動作状態などに適合したスキューを複数の信号に与えることができるスキュー調整回路を提供する。 - 特許庁

To provide an impedance adjustment circuit where number of LSI electrode pads is reduced without degrading adjustment accuracy of the impedance.例文帳に追加

インピーダンスの調整精度を落とさずに、ＬＳＩ電極パッド数を削減したインピーダンス調整回路を提供する。 - 特許庁

The LSI 3, which controls I/O, also controls a bridge circuit between the bus A and a PCI bus.例文帳に追加

さらに、Ｉ／Ｏコントロールを行うＬＳＩ３は、バスＡとＰＣＩ Ｂｕｓとのブリッジ回路を制御する。 - 特許庁

To provide a data transfer circuit for transferring a plurality of signals between LSI chips in an MCP by single pattern wiring.例文帳に追加

ＭＣＰのＬＳＩチップ間において、１本のパターン配線で複数の信号を転送することができるデータ転送回路を提供する。 - 特許庁

To achieve both low costs and high inspection guarantee level in shipping inspection of an LSI equipped with a high-speed interface circuit.例文帳に追加

高速インターフェース回路搭載ＬＳＩの出荷検査において、低コスト化と高い検査保証レベルを両立する。 - 特許庁