1016万例文収録!

「LSI circuit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > LSI circuitの意味・解説 > LSI circuitに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

LSI circuitの部分一致の例文一覧と使い方

該当件数 : 951



例文

To provide an LSI inspection circuit capable of realizing inspection of an LSI operated with a low voltage at high speed, without being influenced by a capacity component and a resistance component added to an external terminal, and facilitating specification of a defect sport when a defect is generated in the LSI inspection.例文帳に追加

低電圧高速動作するLSIの検査を、外部端子に付加される容量成分、抵抗成分の影響を受けずに実現し、LSI検査で不良が発生した場合、不良個所の特定を容易にするLSI検査回路を提供する。 - 特許庁

A pattern signal insertion part 2 inserts the inspection signal to the data signal 32 for detection of the break of the connection circuit with the LSI (not shown) connected to the following step by the LSI connected to the following step and outputs it to the LSI connected to the following step.例文帳に追加

パターン信号挿入部2は、後段に接続された図示しないLSIとの間の接続回路の断線を後段に接続された前記LSIに検出させるため、そのための検査信号をデータ信号32に挿入して後段に接続されたLSIに出力する。 - 特許庁

To provide an LSI constitution that can reduce LSI power consumption by reducing a stray capacity for buses of the one chip LSI that is provided with a plurality of circuit blocks that transfer data via at least one bus and the buses that are in parallelly connected with the above-mentioned one bus.例文帳に追加

少なくともバスと、それぞれ前記バスに並列に接続され前記バスを介してデータ転送を行う複数の回路ブロックが設けられる1チップのLSIにおいて、バスの寄生容量を低減してLSIの消費電力を低減できる構成を提供する。 - 特許庁

DEVICE AND METHOD FOR DESIGNING MACRO CIRCUIT, MACRO CIRCUIT, DEVICE AND METHOD FOR DESIGNING LSI, RECORDING MEDIUM, AND PROGRAM例文帳に追加

マクロ回路設計装置、マクロ回路設計方法、マクロ回路、LSI設計装置、LSI設計方法、記録媒体、およびプログラム - 特許庁

例文

HANDSHAKE PROTOCOL CONVERSION LOGIC CIRCUIT AND INPUT/ OUTPUT INTERFACE CIRCUIT FOR ASYNCHRONOUS LSI CHIP例文帳に追加

ハンドシェークプロトコル変換用論理回路および非同期式LSIチップ用入出力インターフェース回路 - 特許庁


例文

To provide a crosstalk cancellation circuit capable of restricting crosstalk noises of a wiring in a large-scale integrated circuit (LSI).例文帳に追加

大規模集積回路(LSI)内の配線のクロストークノイズを抑えることが可能なクロストークキャンセル回路を提供する。 - 特許庁

A graphic LSI 14 is integrated with a rendering circuit 22, a digital video encoder 23 and a multiplexer circuit 25.例文帳に追加

グラフィックLSI14内にレンダリング回路22、デジタルビデオエンコーダ23および多重化回路25が組み込まれている。 - 特許庁

SYSTEM AND METHOD FOR SETTING WHITE BALANCE CORRECTION CIRCUIT, LSI CIRCUIT USED FOR THE SYSTEM, AND LIQUID CRYSTAL TELEVISION例文帳に追加

ホワイトバランス補正回路の設定システム及び方法、該システムに使用するLSI回路、及び液晶テレビ - 特許庁

To provide a voltage hold circuit suitable for a semiconductor integrated circuit, and also to provide a sophisticated camera pre-processing LSI.例文帳に追加

半導体集積回路に好適な電圧保持回路及び高性能化を図ったカメラ用前処理LSIを提供する。 - 特許庁

例文

To provide an emulation circuit with simplified circuit/device structure to create an LSI test program(TP).例文帳に追加

LSIテストプログラム(TP)を作成するための回路・装置構成簡易化したエミュレーション回路を提供する。 - 特許庁

例文

The circuit 4 determines the output impedance of the output circuit 3 of the first LSI 1, based on the feedback signal.例文帳に追加

インピーダンス調整回路4は、前記フィードバック信号に基づき第1LSI1の出力回路3の出力インピーダンスを決定する。 - 特許庁

To provide a high-performance and reliable semiconductor device in a system LSI in which both a memory circuit and a logic circuit are loaded.例文帳に追加

メモリ回路とロジック回路が混載されたシステムLSIにおいて、高性能で信頼性の高い半導体装置を提供する。 - 特許庁

To provide an LSI (or a circuit) incorporating a self-tracking PLL oscillator in an electronic circuit employing an oscillator using a spread spectrum.例文帳に追加

スプレッドスペクトラムを使用した発振器を用いた電子回路における自動追従型のPLL発振器を内蔵したLSI(または回路) - 特許庁

To provide an LSI with a built-in boundary scan circuit provided with a malfunction preventing circuit.例文帳に追加

本発明の目的は、誤動作防止回路を備えたバウンダリスキャン回路内臓LSIを提供することである。 - 特許庁

To provide a clock generating circuit provided with timing adjustment circuit that can integrate a logic IC (LSI) or the like.例文帳に追加

論理IC(LSI)などの組み込みが可能なタイミング調整機能を備えたクロック発生回路を提供する。 - 特許庁

To provide circuit components for system LSI where the provided circuit components can be easily verified on the user side.例文帳に追加

提供された回路部品を使用者側にて容易に検証できるようなシステムLSIの回路部品を提供する。 - 特許庁

The same LSI package that incorporates a decoder 13 is caused to incorporate a test circuit 12 and an automatic signal generation circuit 16.例文帳に追加

テスト回路12、信号自動発生回路16をデコーダ13と同一のLSIパッケージに内蔵させる。 - 特許庁

To provide a scan test circuit capable of enhancing a failure detection rate in an LSI while restraining a circuit scale from increasing and getting large.例文帳に追加

回路規模の増大を抑えながら、LSIの故障検出率の向上を図ることができるスキャンテスト回路を提供する。 - 特許庁

The LSI inspection device 101 comprises a signal saving circuit 104 and a test bench circuit 103 comprising an FPGA.例文帳に追加

LSI検査装置101は、信号保存回路104とFPGAで構成されたテストベンチ回路103とを備える。 - 特許庁

A system LSI chip 1 has a determined circuit part 12 and undermined circuit part 11 composed of a gate array.例文帳に追加

システムLSIチップ1は回路確定部12とゲートアレイからなる回路未確定部11を有する。 - 特許庁

An LSI chip is provided with an internal circuit FLM of a testing object DUT, and a testing circuit BIST.例文帳に追加

LSIチップは、テスト対象DUTである内部回路FLMと、テスト回路BISTとを具備する。 - 特許庁

Here, the synchronizing-signal non-input-time display data generating circuit 37 and switching signal generating circuit 38 are included in the liquid crystal driving LSI 2.例文帳に追加

ここで、同期信号非入力時表示データ生成回路37と切替信号生成回路38とは、液晶駆動LSI2に含まれている。 - 特許庁

Since only the pass transistor is replaced by the circuit 12, no circuit design for a special LSI is required.例文帳に追加

また、パストランジスタを回路12で置換するだけであるから、改めて専用LSIのための回路設計を行なう必要はない。 - 特許庁

To eliminate the need to design a timing between a circuit connected to an external device and a circuit inside an LSI.例文帳に追加

外部のデバイスに接続される回路とLSI内部の回路との間におけるタイミング設計を不要とすること。 - 特許庁

To make it possible to surely execute the proximity effect correction capable of forming a circuit pattern to enable operation while subjecting an LSI(large-scale integrated circuit) to desired fining.例文帳に追加

LSIに所望の微細化を図りながら動作可能な回路パターンを形成できる近接効果補正を確実に施せるようにする。 - 特許庁

In the system LSI 102, a DRAM control circuit 112 for a test is provided separately from a DRAM control circuit 108 for a normal operation.例文帳に追加

システムLSI102の内部に、通常動作用のDRAM制御回路108とは別に、テスト用DRAM制御回路112を設ける。 - 特許庁

To reduce the size of an optical reception circuit made into an entire DC connection one-chip LSI provided with an interrupt detection circuit and to lower the price.例文帳に追加

断検出回路を備えた全直流結合1チップLSI化光受信回路の小型化、低価格化を実現する。 - 特許庁

In the interior of the system LSI chip 1, the determined circuit part 12 and undetermined circuit part 11 are connected through inner signal lines 31.例文帳に追加

システムLSIチップ1の内部では回路確定部12と回路未確定部11とを内部信号線31を介して接続してある。 - 特許庁

A first memory circuit 27 that cannot be rewritten and a second memory circuit 28 that can be rewritable electrically are provided in the signal processing LSI 15.例文帳に追加

信号処理LSI15には、書き換えのできない第1メモリ回路27と電気的に書き換えの可能な第2メモリ回路28が設けられている。 - 特許庁

NOISE MEASURING CIRCUIT, NOISE MEASURING METHOD USED FOR THE SAME, LSI PROVIDED WITH THE MEASURING CIRCUIT例文帳に追加

ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路 - 特許庁

To provide an LSI in which constitution of a memory circuit can be changed reversibly, a test cost of a memory circuit can be reduced, and a performance can be switched.例文帳に追加

メモリ回路を可逆的に構成変更可能として、メモリ回路のテストコスト削減や性能切り換えを可能としたLSIを提供する。 - 特許庁

To prevent an actually operating circuit from being affected by a test circuit at the time of measurement of the propagation delay time of the whole of an LSI.例文帳に追加

LSI全体の伝搬遅延時間の測定時にテスト回路が実動作回路に影響を与えないようにする。 - 特許庁

To restrain the effects of noise superposed on a power source line upon a circuit, in a semiconductor device containing an LSI chip, in which a step-down circuit is formed.例文帳に追加

降圧回路を内蔵したLSIチップを含む半導体装置において、電源ラインに重畳するノイズによる回路への影響を抑制する。 - 特許庁

To provide an analog differential circuit tester for measuring/analyzing the characteristics of an analog differential circuit disposed within an LSI.例文帳に追加

LSI内部に配設されるアナログ差動回路の特性を測定、解析するアナログ差動回路試験装置を提供する。 - 特許庁

Then a bidirectional transmission line 40 is arranged between A control-LSI side transmitting/receiving circuit 10 and external device selecting/transmitting circuit 20.例文帳に追加

そして、制御LSI側送受信回路10と外部デバイス選択・送信回路20の間には双方向伝送線40が配設されている。 - 特許庁

To measure current consumption for each circuit block in an LSI with an externally connected measuring circuit.例文帳に追加

LSI内の回路ブロックごとの消費電流測定を、外部接続された測定回路で測定可能にする。 - 特許庁

When the set maker places an order for LSI manufacture with the LSI maker (S22), the LSI maker performs logic design for an integrated circuit (S26), placement and routing (S28) and timing simulation (S30), and by the set maker's approval, manufactures LSI (S38), delivers it to the set maker (S40) and receives a consideration (S42).例文帳に追加

セットメーカが、LSIメーカにLSIの製造を発注すると(S22)、LSIメーカは、集積回路の論理設計を行い(S26)、配置配線(S28)、タイミングシミュレーション(S30)を行って、セットメーカの評価を受けた後、LSIを製造して(S38)、セットメーカに納品し(S40)、その対価を受け取る(S42)。 - 特許庁

The system and method include an impedance adjustment circuit 4 incorporated into the output circuit 3 of a first LSI 1, and a test pattern generating circuit 5 for transmitting signals for testing random patterns via the circuit 4 to a second LSI 2.例文帳に追加

第1のLSI1の出力回路3内に組み込まれたインピーダンス調整回路4と、インピーダンス調整回路4を介してランダムパターンのテスト用信号を第2のLSI2に対して送出するテストパターン発生回路5を備える。 - 特許庁

To provide an electronic device system 1 having a calibration control circuit 100 which performs calibration of data transfer between LSI 104 and LSI 105 with high reliability.例文帳に追加

信頼性の高い、LSI104およびLSI105との間のデータ転送のキャリブレーションを行う、キャリブレーション制御回路100を有する電子機器システム1を提供することを目的とする。 - 特許庁

As a result, even when the delay quantity of the clock buffer is varied with the increase of a circuit scale, an interface between the LSI 1 and the LSI 2 can be performed with a fixed timing.例文帳に追加

その結果、回路規模の増加に伴ってクロックバッファの遅延量が変化した場合も、LSI1とLSI2とのインターフェースは、一定のタイミングで行うことができる。 - 特許庁

To provide a modem LSI and a facsimile apparatus carrying the LSI which reduce power consumption in a waiting mode and inform a host about a ring hook polarity inversion detecting circuit fast.例文帳に追加

待機モードでの電力消費をさらに低減し、リング・フック・極性反転検出回路を速やかにホストに通知することができるモデムLSIおよび当該LSIを搭載したファクシミリ装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device (LSI) having an LSI chip loading substrate with which a user can easily use a high speed device and a high speed apparatus without being conscious of timing design as a wiring board.例文帳に追加

タイミング設計を意識することなく高速デバイス及び高速装置を利用者が容易に利用することができるLSIチップ搭載基板を配線基板として有する半導体集積回路装置(LSI)を提供する。 - 特許庁

To provide a circuit board mounting an LSI and in which the thin film capacitor of larger capacity, which requires a high temperature process, is fabricated near an electrode for LSI connection.例文帳に追加

LSIを搭載するための回路基板であって、LSI接続用の電極近傍に、高温プロセスを必要とする大容量の薄膜コンデンサが作り込まれた回路基板を提供する。 - 特許庁

To produce a low permittivity film for eliminating wiring signal delay causing a problem in a circuit board having high integration fine pattern wiring, e.g. a super LSI, with high efficiency.例文帳に追加

超LSI などの高集積度・微細化配線を持つ回路基板において問題となる配線信号遅延を解消するための低誘電率膜を、高能率で製造する。 - 特許庁

The phase adjustment between the strobe signal and the internal state signal is performed by a measuring device such as a circuit on a printed board outside the system LSI or a logic analyzer, to thereby dispense with phase adjustment inside the LSI.例文帳に追加

ストローブ信号と内部状態信号の位相調整をシステムLSI外部のプリント基板上回路やロジックアナライザ等の測定器で行い、LSI内部での位相調整を不要とする。 - 特許庁

A contactor 7 is constituted of an Si board having a probe 15, an LSI chip 17 having a semiconductor inspection circuit and an Si tray 18 to match the joint position with the LSI chip 17 with a tapered mechanism 22.例文帳に追加

コンタクタ7を、プローブ15を有するSi基板16と、半導体検査回路を有するLSIチップ17と、テーパー機構22によりLSIチップ17との接合位置を合わせるSiトレイ18とから構成する。 - 特許庁

To provide a USB test circuit which generates and outputs packets for measurement for the test of signal quality and uses a USB function for the test in a USB device such as a system LSI having a USB function.例文帳に追加

USB機能を有するシステムLSIなどのUSB装置において、信号品質のテスト用の測定対象パケットを生成および出力して、そのUSB機能をテストに供するUSBテスト回路を提供。 - 特許庁

In an LSI in which a scan register type circuit is held, passwords input from scan input terminals 181 to 183 are held in password input registers 101 to 103.例文帳に追加

スキャンレジスタ方式の回路を保持したLSIにおいて、スキャン入力端子181〜183から入力したパスワードを、パスワード入力レジスタ101〜103に保持する。 - 特許庁

To display with a simple constitution the signal classification and input/output condition of each terminal in a semiconductor integrated circuit (FPGA, ASIC, IC, LSI or the like).例文帳に追加

半導体集積回路(FPGA,ASIC,IC,LSI等)の各端子の信号種別および入出力状態を簡易な構成で表示可能な端子状態表示装置を提供する。 - 特許庁

例文

To provide a semiconductor integrated circuit which can reduce the power consumption of an LSI in which a CPU and DRAM is incorporated in a mixed state when the LSI performs refreshing operation in a standby mode with the purpose of reducing the power consumption.例文帳に追加

CPUとDRAMを混載するLSIにおいて低消費電力化を目的とするスタンバイモード時のリフレッシュ動作の消費電力を低減することができる半導体集積回路を提供する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS