「MEMORY OF」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A plurality of memory cells are arranged in a matrix state in a memory cell array 1, the memory cell array 1 has a memory cell MC1 to be read out and memory cells MC2 to MC4 arranged adjacent to the memory cell 1.例文帳に追加

メモリセルアレイ１には複数のメモリセルが行列状に配列されており、メモリセルアレイ１は、読み出し対象のメモリセルＭＣ１と、メモリセルＭＣ１に隣接して配置されたメモリセルＭＣ２〜ＭＣ４を有する。 - 特許庁

A memory destruction check command 5 refers to a memory management table 2 to access the memory blocks 31-3n of the memory space 3 to detect whether or not there is memory destruction in the memory blocks 31-3n.例文帳に追加

メモリ破壊チェックコマンド５はメモリ管理テーブル２を参照してメモリ空間３のメモリブロック３１〜３ｎにアクセスし、メモリブロック３１〜３ｎにおけるメモリ破壊の発生の有無を検出する。 - 特許庁

A memory cell array 17a includes memory cells (first memory cells) MC, which store data, and retreat memory cells (second memory cells) RMC for data at the time of refreshing, the retreat memory cells being for temporally storing data at the time refreshing.例文帳に追加

メモリセルアレイ１７ａは、データを記憶しているメモリセル（第１メモリセル）ＭＣとリフレッシュ時に一旦データを保持するためのリフレッシュ時データ用退避メモリセル（第２メモリセル）ＲＭＣとが含まれる。 - 特許庁

In the processor, a redundant array of the independent memory is formed by establishing the first memory as a master memory and making the second memory as a slave memory by writing data in the second memory.例文帳に追加

プロセッサが、第１のメモリをマスタメモリとして確立し、その後第２のメモリに書込むことにより第２のメモリをスレーブメモリにすることによって、独立メモリの冗長アレイを形成する。 - 特許庁

To reduce the power consumption of a memory means in a program controller in which a read only memory or a non-volatile and electric rewritable memory is used for a memory means such as a program memory or a font memory.例文帳に追加

プログラムメモリやフォントメモリ等のメモリ手段に読み出し専用メモリ又は不揮発性且つ電気的書き換え可能メモリを用いたプログラムコントローラにおいて、メモリ手段の消費電力を低減する。 - 特許庁

Each of a plurality of memory cells of a semiconductor memory has a nonvolatile memory element and a volatile memory element connected to this nonvolatile memory element, the nonvolatile memory element is connected to one of a pair of data transfer lines, and the volatile memory element is connected to the other of the pair of data transfer lines.例文帳に追加

半導体記憶装置の複数のメモリセルの各々は、不揮発性メモリ素子と、この不揮発性メモリ素子に接続される揮発性メモリ素子とを有し、データ転送線対の一方に前記不揮発性メモリ素子が接続され、前記データ転送線対の他方に前記揮発性メモリ素子が接続される。 - 特許庁

The module includes plural memory devices including at least one 1st memory device of a 1st memory type and at least one 2nd memory device of a 2nd memory type and the minimum configuration of the plural memory devices includes one memory device of the 1st memory type and one or two memory devices of the 2nd memory type.例文帳に追加

モジュールは、第１のメモリタイプの少なくとも１つの第１メモリデバイスと、第２のメモリタイプの少なくとも１つの第２メモリデバイスとを含む複数のメモリデバイスを含み、複数のメモリデバイスの最小コンフィギュレーションが、第１メモリタイプの１つのメモリデバイスと、第２メモリタイプの１つまたは２つのメモリデバイスとを含む。 - 特許庁

In the present invention which provides the memory and the operation method, memory banks of the memory are divided into a plurality of memory groups, and each memory group has an independent driving electric power for providing an operating voltage to the corresponding memory bank out of the memory groups.例文帳に追加

この発明は、メモリーのメモリーバンクを複数のメモリーグループに分け、そのうち、各メモリーグループがメモリーグループ中の対応するメモリーバンクに対して操作電圧を提供するための独立した駆動電力を有する。 - 特許庁

This printing system comprises the detection of the insertion of a memory card in a slot, the analysis of the contents of the memory card and the execution of a different printing in response to the contents of the memory.例文帳に追加

メモリカードをスロットに挿入したことを検知し、メモリカードの内容を解析し、メモリの内容により、異なった印刷を行う。 - 特許庁

A print controller employing a memory module of SDRAM in the main memory and having a plurality of memory slots capable of mounting a plurality of memory modules is provided with a function for detecting a memory slot mounting no memory module when the number of sheets of mounting memory modules is less than the number of memory slots and interrupting clock signal supply to that memory slot.例文帳に追加

メインメモリにＳＤＲＡＭのメモリモジュールを用い、かつメモリモジュールを複数枚搭載可能な複数個のメモリスロットを備えている印刷制御装置において、搭載するメモリモジュール枚数が全てのメモリスロットに満たない場合に、メモリモジュールが搭載されていないメモリスロットを検出した上で、当該メモリスロットに供給されているクロック信号を停止する機能を備えた。 - 特許庁

The memory controller compares the high-priority memory access request and the low-priority memory access request, determines execution order of memory commands, and performs control to select and execute the high-priority memory access request and the low-priority memory access request according to the execution order of the memory commands.例文帳に追加

そして、優先度の高いメモリアクセス要求と、優先度の低いメモリアクセス要求とを比較し、メモリコマンドの実行順序を決定し、メモリコマンドの実行順序に従って、優先度の高いメモリアクセス要求と優先度の低いメモリアクセス要求とを選択して実行するよう制御する。 - 特許庁

A memory cell 161 of 21 pieces of each row consists of first memory cells 161a of 5 pieces and second memory cells 161b of 16 pieces.例文帳に追加

各行の２１個のメモリセル１６１は、５個の第１のメモリセル１６１ａと、１６個の第２のメモリセル１６１ｂとからなる。 - 特許庁

To provide a refresh control method and a circuit of a graphics memory capable of reducing the power consumption of a memory and capable of enhancing the operating performance of the memory.例文帳に追加

電力消耗を減らし動作性能を向上させ得るグラフィックメモリ装置のリフレッシュ制御方法及び回路を提供する。 - 特許庁

The memory gates of memory cells of a plurality of memory arrays MA<0>, MA<1>, MA<2>, to, MA<n> in write units WU of a nonvolatile memory module NVMU are connected to a memory gate line MG<0> for writing or erasing.例文帳に追加

不揮発性メモリモジュールＮＶＭＵの書き込み単位WUの複数のメモリアレーMA＜0＞、MA＜1＞、MA＜2＞…MA＜n＞のメモリセルのメモリゲートは、書き込みもしくは消去のためにメモリゲート線MG＜0＞に接続されている。 - 特許庁

Each of the nodes is provided with a memory control part which moves data of a part of a first memory decided to be put in a high load state to a second memory of the other node, and performs interleave by the first memory and the second memory.例文帳に追加

複数のノードの各々は、高負荷状態と判定された第１メモリの一部のデータを、他のノードの第２メモリに移動し、第１メモリと第２メモリとでインタリーブを行うメモリ制御部を備える。 - 特許庁

When a memory cell A of (n) row (m) column of the main memory is assumed to be a defective cell, data to be written in this memory cell A is previously written in a memory cell A of the (m) column of a spare memory.例文帳に追加

主メモリのｎ行、ｍ列のメモリセルＡが不良であるとすると、このメモリセルＡに書いておくべきデ−タを予備メモリのｍ列のメモリセルＡに予め書いておく。 - 特許庁

This memory has a memory cell array 20 consisting of plural memory cells 21, word lines 12 having the same number as the number of rows of the memory cells 21 are connected respectively to gates of the memory cells 21.例文帳に追加

複数個のメモリセル２１からなるメモリセルアレイ２０を有し、メモリセル２１の行数と同数のワード線１２がメモリセル２１のゲートに夫々接続されている。 - 特許庁

A memory system is provided, which includes: a flash memory device having memory units each of which is comprised of a plurality of memory cells; and a memory controller constituted so as to control the flash memory device, wherein the memory controller executes a wear-leveling operation to the memory units on the basis of erased event information and ECC event information of each memory unit.例文帳に追加

各々が複数のメモリセルで構成されるメモリユニットを有するフラッシュメモリ装置、及びフラッシュメモリ装置を制御するように構成されるメモリコントローラを含み、メモリコントローラは各メモリユニットの消去イベント情報及びＥＣＣイベント情報に基づいてメモリユニットに対するウェアレベリング動作を遂行するメモリシステムを提供する。 - 特許庁

A memory card 10 includes one or more memory chips 40(1) to 40(N) which store memory quality data including a memory capacity value, respectively, and certificate storage means (a certificate storage unit 24) which stores a memory capacity certificate including a total memory capacity value of one or more memory chips.例文帳に追加

メモリカード１０は、記憶容量値を含むメモリ品質データがそれぞれ格納された１以上のメモリチップ４０（１）〜４０（Ｎ）と、１以上のメモリチップの合計記憶容量値を含む記憶容量証明書を記憶する証明書記憶手段（証明書記憶部２４）とを備える。 - 特許庁

For a first memory region having a first memory where data are written and a second memory where the write-in frequency of the data in the first memory is stored as a counter value, data are written in the first memory (110), and the counter value stored in the second memory is counted, and written in the second memory (120).例文帳に追加

データが書き込まれる第１メモリと、第１メモリにデータが書き込まれた回数がカウンタ値として記憶された第２メモリと、を有する第１メモリ領域に対して、第１メモリにデータを書き込み（１１０）、第２メモリに記憶されたカウンタ値をカウントして第２メモリに書き込む（１２０）。 - 特許庁

The memory circuit 20 is provided with a plurality of memory clocks identically structured with each other, a redundant memory block identically structured with the memory block, and a switching circuit which makes defective memory blocks into memory unavailable state and the redundant memory block available, in response to the switching signal.例文帳に追加

メモリ回路２０は、互いに同一構成の複数のメモリブロックと、該メモリブロックと同一構成の冗長メモリブロックと、該切換信号に応答して該複数のメモリブロックのうち欠陥のあるメモリブロックを不使用状態にし該冗長メモリブロックを使用状態にする切換回路とを備えている。 - 特許庁

To connect a memory device to a memory control unit, wherein the memory device has a memory area whose size exceeds that which the memory control unit can control by a single chip select signal, so that the memory device can flexibly support a plurality of memory control units.例文帳に追加

メモリ制御ユニットが単一のチップセレクト信号で制御可能なメモリ領域を越える領域を有するメモリ装置であっても、そのメモリ制御ユニットに接続することができ、複数のメモリ制御ユニットに柔軟に対応できるメモリ装置を提供する。 - 特許庁

This memory system 200 includes a first memory unit 201 having an array of memory cells and a second memory unit 201 having an array of memory cells including a number of redundant cells.例文帳に追加

メモリセルアレイを有する第１のメモリユニット２０１と、いくつかの冗長セルを含むメモリセルアレイを有する第２のメモリユニット２０１と、を備えたメモリシステム２００である。 - 特許庁

The object address of the memory write and the progress situation of the memory copy are compared, and the memory write to an area where the memory copy is already performed is written to the computer of the memory copy destination as well by the data transfer device.例文帳に追加

メモリ書込みの対象アドレスと、メモリコピーの進捗状況を比較し、メモリコピー済の領域に対するメモリ書込みは、前記データ転送装置によってメモリコピー先の計算機にも書込む。 - 特許庁

Write of the data is performed to one of the high speed built-in memory and the high speed operation data memory and furthermore, to the low speed operation data memory and read of the data is performed from the high speed built-in memory and the high speed operation data memory.例文帳に追加

データの書き込みは、高速内蔵メモリと高速演算データメモリの一方と、更に、低速演算データメモリに対して行い、データの読み出しは、高速内蔵メモリと高速演算データメモリから行う。 - 特許庁

To provide a memory device in which decrease of effective bandwidth caused by a refresh operation of the memory device is solved, and to provide a memory controller of the memory device, and a memory system.例文帳に追加

メモリ装置のリフレッシュ動作による実効的な帯域幅の低下を解決したメモリ装置，メモリ装置のメモリコントローラ，及びメモリシステムを提供する。 - 特許庁

To provide a memory device in which the decrease of an effective bandwidth caused by a refresh operation of the memory device has been solved, a memory controller of the memory device, and a memory system.例文帳に追加

メモリ装置のリフレッシュ動作による実効的な帯域幅の低下を解決したメモリ装置，メモリ装置のメモリコントローラ，及びメモリシステムを提供する。 - 特許庁

In the case where the free capacity of the memory is less than the optimal capacity and equal to or more than a guarantee memory capacity that is a total sum of memory capacities required for processing of the filters, the memory controller 20 allocates the guarantee memory capacity.例文帳に追加

また、メモリの空き容量が、最適容量よりも少なく、かつ各フィルタの処理に必要なメモリ容量の総和である保障メモリ容量以上である場合は、保障メモリ容量を割り当てる。 - 特許庁

The memory module is configured so that a memory chip comprising a stacked memory mounted on one face of module substrate and a memory chip comprising a stacked memory mounted on a face of the other side of the module substrate are set actively alternately and simultaneously.例文帳に追加

また、モジュール基板の一方の面に搭載された積層メモリが有するメモリチップと、モジュール基板の他方の面に搭載された積層メモリが有するメモリチップとが交互に同時にアクティブに設定される構成とする。 - 特許庁

To provide a memory card connector capable of easily pulling out a memory card even if size and thickness of a memory card are reduced, preventing static discharge to a terminal to be electrically connected to an electrode of the memory card when mounting the memory card.例文帳に追加

メモリカードが小型化・薄型化しても容易に引き抜き可能に装着できるとともに、メモリカードを装着する際に、メモリカードの電極に電気的に接続する端子側への静電気放電を防止すること。 - 特許庁

A control circuit 11 investigates the condition of the data storage memory 16 at intervals of a certain time to acquire memory information such as the used capacity, the unused capacity, and the use rate of the acquired memory and writes and preserves the memory information in an information storage memory 12.例文帳に追加

制御回路１１は、一定の時間毎にデータ記憶用メモリ１６の状況を調査して、その使用容量や未使用容量，使用率などのメモリ情報を取得し、情報記憶用メモリ１２に書き込み保存する。 - 特許庁

To carry out a memory test at a high speed by evading that the path of an input signal for the memory test or an output signal of the memory becomes the critical path for a memory test, and to reduce further the number of terminals at the memory test.例文帳に追加

メモリテスト時にメモリテスト用入力信号やメモリの出力信号の経路がクリチカルな経路となることを回避してメモリテストを高速に行い、さらにメモリテスト時の端子数を削減する - 特許庁

Each active layer is so formed zigzag in the shape of a Z character as to form in itself inclusively each access transistor of each memory cell, and the access transistor of the memory cell belonging to the memory-cell row and memory-cell column adjacent to each memory cell.例文帳に追加

活性層は、メモリセルのアクセストランジスタと、隣接するメモリセル行であり、かつ隣接するメモリセル列のメモリセルのアクセストランジスタとを形成するようにＺ字形状にジグザグに形成される。 - 特許庁

A memory having a contiguous block of memory of the same type is determined so that a fragment includes a contiguous block of memory of the same type.例文帳に追加

同じ形式のメモリの連続ブロックを有するメモリが決定され、フラグメントは同じ形式のメモリの連続ブロックを有する。 - 特許庁

To provide a facsimile machine capable of preventing leakage of a received image while avoiding saturation of a memory even when the capacity of the memory is comparatively small for memory reception.例文帳に追加

メモリ受信のためのメモリ容量が比較的小さい場合にもメモリの飽和を回避しつつ受信画像の漏洩防止を図ることができる。 - 特許庁

To provide the layout of a flash memory capable of increasing the current driving capability of a selective transistor selecting the memory cells of a flash memory.例文帳に追加

フラッシュメモリのメモリセルを選択する選択トランジスタの電流駆動能力を向上させるフラッシュメモリのレイアウトを提供する。 - 特許庁

To provide a memory management device capable of performing the dynamic allocation management of memory areas and also easily suppressing the occurrence of the fragmentation of a memory.例文帳に追加

メモリ領域の動的な割り当て管理を行うとともに、メモリのフラグメンテーションの発生を簡易に抑制することを可能とする。 - 特許庁

To significantly reduce the manufacturing cost of the peripheral circuit of a multilayered memory device at the time of increasing the capacity of the memory layer by making memory multilayred.例文帳に追加

メモリ層を多層化して大容量化を図るときに、多層化メモリ層の周辺回路の製造コストを大幅に低減させる。 - 特許庁

In addition, the flash memory device further includes control means for mapping an address of the flash memory from a host so as to divide structure of the buffer memory into the main region and the spare region and for controlling the flash memory and the buffer memory so as to store data of the buffer memory into the flash memory or so as to store data of the flash memory into the buffer memory.例文帳に追加

また、フラッシュメモリ装置は、バッファメモリの構造がメイン領域とスペア領域とに分離されるように、ホストから印加されたアドレスをマッピングし、そしてバッファメモリのデータがフラッシュメモリに貯蔵されるように又はフラッシュメモリのデータがバッファメモリに貯蔵されるようにフラッシュメモリとバッファメモリとを制御する手段を含む。 - 特許庁

When a memory allocation request is generated, the memory management program makes a CPU 1 realize a function for specifying one memory segment from among a plurality of memory segments divided on the basis of statistical data of a size-categorized memory request frequency and an existence rate according to the requested memory size, and for executing memory allocation to the empty memory of the memory segment.例文帳に追加

このメモリマネジメントプログラムは、ＣＰＵ１に、メモリ割り付け要求が発生した場合に、要求されるメモリサイズに応じて、サイズ別のメモリ要求頻度と生存率との統計的データに基づいて分割された複数のメモリセグメントの中から一のメモリセグメントを特定し、当該メモリセグメントの空きメモリにメモリ割り付けを行う機能を実現させる。 - 特許庁

To provide an image processor capable of preventing data stored in a checked memory area from being damaged during memory checking of an unchecked memory and of expanding a memory area without damaging data stored in the checked memory area during memory checking of the unchecked memory when memory capacity is insufficient in the memory area.例文帳に追加

未チェックメモリのメモリチェック中にチェック済みメモリ領域に記憶されたデータの破壊を防ぐことが可能であるとともに、メモリ領域のメモリ容量が不足した際に、未チェックメモリのメモリチェック中にチェック済みメモリ領域に記憶されたデータが破壊されること無くメモリ領域を拡張することが可能な情報処理装置を提供する。 - 特許庁

In the case of deciding that the residual memory quantity is not increased, image data are stored until the memory becomes full, and when the memory becomes full, the cause of memory full is displayed so that the operator can recognize the memory full.例文帳に追加

また、メモリ残量が増えないと判断した場合、メモリフルになるまで画像データの蓄積を行い、メモリフルになれば、メモリフルの原因をオペレータが認識できるように表示するものである。 - 特許庁

One memory controller is configured so as to build the checksum in one of the memory locations, and the indicator shows a memory controller that can update one memory location of the checksum among other memory controllers.例文帳に追加

メモリ・コントローラの１つは、その記憶位置の１つにチェックサムを構築するよう構成され、標識は、他のメモリ・コントローラのうちチェックサムの１つの記憶位置を更新できるものを示す。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

A cache memory 2 comprises a plurality of ways including a plurality of cache lines having a tag memory 103, a first dirty bit memory 106, an effective bit memory 107, and a data memory 105.例文帳に追加

キャッシュメモリ２はタグメモリ１０３と、第１のダーティビットメモリ１０６と、有効ビットメモリ１０７と、データメモリ１０５と、を含む複数のキャッシュラインを有する複数のウエイを備える。 - 特許庁