「Memory Array」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The base of the memory cell array 11 is set lower than the base of the peripheral circuit 12.例文帳に追加

そして、メモリセルアレイ１１の底面は、周辺回路１２の底面より低く設定される。 - 特許庁

The memory map of the Z-machine is an array of bytes with "byte addresses" running from 0 upwards. 例文帳に追加

Zマシンのメモリマップは、ゼロから上へ上がって行く「バイトアドレス」を持つバイトの配列である。 - コンピューター用語辞典

To provide an etching method capable of improving the manufacturing yield of a memory array.例文帳に追加

メモリアレイの製造歩留りを向上させることの可能なエッチング方法を提供する。 - 特許庁

To enable calculation of the yield of a memory cell array to which a redundancy repair is provided.例文帳に追加

冗長救済が施されたメモリセルアレイの歩留まりを算出できるようにする。 - 特許庁

To provide a behavioral synthesis tool for achieving improved packing of an array to a memory.例文帳に追加

メモリに対する配列の改善されたパッキングを実現する動作合成ツールを提供する。 - 特許庁

METHOD FOR REDUCING ELECTRIC POWER OF DYNAMIC RANDOM ACCESS MEMORY ARRAY, AND INTEGRATED CIRCUIT DEVICE例文帳に追加

ダイナミックランダムアクセスメモリアレイの電力を低減するための方法および集積回路装置 - 特許庁

A memory chip 10 has a memory cell array 11 including a plurality of cell array areas 11a-11d for storing data, and a data register 13 including a plurality of data register areas 13a-13d corresponding respectively to the cell array areas 11a-11b for temporarily storing data of the memory cell array 11.例文帳に追加

メモリチップ１０は、複数のセルアレイエリア１１ａ乃至セルアレイエリア１１ｄを有してデータを記憶するメモリセルアレイ１１と、セルアレイエリア１１ａ乃至セルアレイエリア１１ｄと１対１で対応する複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄを有してメモリセルアレイ１１のデータを一時記憶するデータレジスタ１３とを備える。 - 特許庁

The E beam system stores the calibration data by using a flash EPROM and generates one set of super-parallel beams with a scale of 1,000 beams by receiving on/off signals directed by an address system of a memory array with each electron source mounted on the memory array as a geometrical array to trace a memory array structure.例文帳に追加

Ｅビーム・システムは、フラッシュＥＰＲＯＭを使用して較正データを記憶し、メモリ・アレイのアドレス・システムによって向けられたオン／オフ信号を受信することにより１０００本の規模の１組の超並列ビームを発生し、個々の電子源はメモリ・アレイの構造を追跡する幾何学的アレイとしてメモリ・アレイの上に取り付けられる。 - 特許庁

A memory cell array 1 comprises a plurality of memory cells arranged in a matrix and having first memory cells for storing writing data and second memory cells for storing error correction check bits for the data stored in the first memory cells.例文帳に追加

メモリセルアレイ１は、複数のメモリセルがマトリクス状に配列され、書き込みデータを記憶する第１のメモリセルと第メモリセルのデータに対して誤り訂正用の検査ビットを記憶する第２のメモリセルを有する。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array layer 400 having electrically rewritable memory cells MC connected in series; a control circuit layer 200 disposed below the memory cell array layer 400 and controlling a voltage applied to the memory cells MC; and an interconnection portion 500 electrically connecting the control circuit layer 200 and the memory cell array layer 400.例文帳に追加

不揮発性半導体記憶装置は、電気的に書き換え可能であり且つ直列に接続されたメモリセルＭＣを有するメモリセルアレイ層４００と、メモリセルアレイ層４００の下層に位置し且つメモリセルＭＣに印加する電圧を制御する制御回路層２００と、制御回路層２００とメモリセルアレイ層４００とを電気的に接続する接続配線部５００とを備える。 - 特許庁

The method is characterized by providing a buffer memory 4 related to the cell matrix array 2, and housing memory words to the prescribed number (n) in the buffer memory 4 after the last read-out of the cell matrix array 2.例文帳に追加

この方法の特徴は、セル・マトリックス・アレイ２に関連するバッファ・メモリ４を提供し、さらに所定の数（ｎ）のメモリ・ワードを、セル・マトリックス・アレイ２の最後になされた読出しの後に、バッファ・メモリ４に格納するものである。 - 特許庁

Consequently, memory capacity available for the user is made higher in the memory cell array of same integration density by reducing a rate occupied by a recording area for parity bit in the memory cell array compared with a conventional device.例文帳に追加

結果、従来装置に比べてメモリセルにおけるパリティビット用の記録領域の占める割合を低下させることで、集積密度が同一のメモリセルアレイにおいて、ユーザが利用可能な記憶容量を高くしている。 - 特許庁

When programming memory cells in a memory cell array built in the virtually grounded array structure, a controller 100 controls to program in parallel for two memory cells whose gate electrodes are connected to the same word line.例文帳に追加

仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。 - 特許庁

To prevent potential fluctuation of a power supply line which is caused by the suspension of clock supply to a memory array on non-memory access, and to reduce electric power which is consumed wastefully by clock supply to the memory array.例文帳に追加

非メモリアクセス時のメモリアレイに対するクロック供給の停止により発生する電源ラインの電位変動を抑え、かつメモリアレイに対するクロック供給によって無駄に消費している電力を削減する。 - 特許庁

SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS, SELF ALIGNMENT METHOD FORMING THE SAME, SEMICONDUCTOR DEVICE HAVING ARRAY OF NONVOLATILE MEMORY CELLS, AND A PLURALITY OF ROWS CONNECTED WITH A PLURALITY OF SEMICONDUCTOR DEVICES例文帳に追加

フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 - 特許庁

In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data DQ0-DQ15 of plural bits externally given are written into a memory cell in a memory cell array 30 by a write circuit 40, and read out from the memory cell array 30 by a read circuit 50.例文帳に追加

メモリセルアレイ上に存在する不良セルを冗長セルで置換して欠陥を救済する冗長回路を備えた半導体記憶装置において、外部から与えられる複数ビットのデータＤＱ０〜ＤＱ１５を書き込み回路４０によりメモリセルアレイ３０内のメモリセルに書き込み、これを読み出し回路５０によりメモリセルアレイ３０から読み出す。 - 特許庁

Since only the dummy memory cell of a selected array is activated upon data reading, a charge/discharge current is not generated in a bit line of a non-selected array.例文帳に追加

データ読出時には、選択列のダミーメモリセルのみが活性化されるので、非選択列のビット線には充放電電流が発生しない。 - 特許庁

To electrically isolate a virtual ground type memory cell array region and a virtual ground type dummy cell array region by suppressing increase in the chip size.例文帳に追加

チップサイズの増加を抑えて、仮想接地型メモリセルアレイ領域と仮想接地型ダミーセルアレイ領域とを電気的に分離すること。 - 特許庁

As a result, the memory array is mounted as a redundant sub- array which can validly restore any defects within another sub-assay.例文帳に追加

その結果、メモリ・サブアレイは、別のサブアレイ内の任意の欠陥を有効に修復することができる冗長なサブアレイとして実装される。 - 特許庁

By making the memory array into a simple model, computer resources such as CPU time, memory capacity, disk capacity, etc., can be greatly reduced.例文帳に追加

メモリアレイを簡略モデル化することで、ＣＰＵ時間、メモリ容量、ディスク容量等の計算機資源が大幅に削減できる。 - 特許庁

In a memory cell array, a plurality of memory cells are arranged in rows and columns, word lines are arranged at the rows, and bit lines are arranged at the columns.例文帳に追加

メモリセルアレイは、複数のメモリセルが行及び列に配置され、行にワード線が配置され、列にビット線が配置されている。 - 特許庁

To provide a semiconductor memory in which operation characteristics of a sense amplifier are not degraded even if memory cell array power source voltage is dropped.例文帳に追加

メモリセルアレイ電源電圧が低くなってもセンス増幅器の動作特性が低下しない半導体メモリ装置を提供する。 - 特許庁

A memory array includes a plurality of static type memory cells disposed at intersecting points of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

メモリアレイを複数のワード線と複数の相補ビット線の交点に設けられた複数のスタティック型メモリセルで構成する。 - 特許庁

A driver circuit having a redundant control function to store the information on the defective memory cell is provided to repair a defect of the memory cell array.例文帳に追加

駆動回路に不良メモリセルに関する情報を記憶した冗長制御機能を設け、メモリセルアレイの欠陥を救済する。 - 特許庁

To provide a bit line decoder scheme selecting one memory cell comprising two storage site in a dual bit memory cell array.例文帳に追加

デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供すること。 - 特許庁

The array of the semiconductor memory device 100 is separated to plural banks 120, and respective banks are provided with plural memory cells for storing information.例文帳に追加

半導体メモリ装置のアレイは複数のバンクに分離され、各バンクは、情報を貯蔵するための複数のメモリセルを備える。 - 特許庁

IC memory devices include a memory cell array that is configured to output data bits in parallel at a first data transfer rate and an output circuit.例文帳に追加

第１データ転送速度で並列にデータビットを出力するメモリセルアレイと出力回路とを含む半導体装置である。 - 特許庁

To provide a semiconductor memory device which performs masking of data written in a part of an area of a memory cell array, and its masking method.例文帳に追加

メモリセルアレイの一部領域に書込まれるデータをマスキングする半導体メモリ装置及びそのマスキング方法を提供する。 - 特許庁

Related to a memory cell array, substrate potential supply wirings 5a and 5b are wired between memory mats 11, divisions with specified interval.例文帳に追加

メモリセルアレイは、所定の間隔に分割されたメモリマット１_1の間に基板電位供給配線５ａ，５ｂが配線されている。 - 特許庁

To provide a memory system which can be operated by satisfactory processing efficiency even in simultaneously performing access to a memory cell array and a register part.例文帳に追加

メモリセルアレイとレジスタ部に同時にアクセスする場合であっても良好な処理効率で動作可能なメモリシステムを提供する。 - 特許庁

The semiconductor memory 100 is provided with a memory cell array 110 which can access independently of input/output ports 106a, 106b.例文帳に追加

半導体記憶装置１００は、入出力ポート１０６ａ，１０６ｂから独立してアクセス可能なメモリセルアレイ１１０を備える。 - 特許庁

In a method of manufacturing a magnetic random access memory (MRAM), any memory cells within the MRAM array are insulated until selection is performed.例文帳に追加

磁気ランダムアクセスメモリ（MRAM）を作成するための方法は、選択されるまでは、動作中にMRAMアレイ内のどのメモリセルも絶縁する。 - 特許庁

Data read from a memory cell MC for one page in one block BL of a memory cell array is stored in a data holding circuit 12.例文帳に追加

メモリセルアレイの１ブロックＢＬ内の１ページ分のメモリセルＭＣから読み出されたデータがデータ保持回路１２で保持される。 - 特許庁

The serial access memory 101 has a memory cell array 11, a write register group 17, a read register group 20 and a write/read register group 32.例文帳に追加

シリアルアクセスメモリ１０１は，メモリセルアレイ１１，ライトレジスタグループ１７，リードレジスタグループ２０，およびライト／リードレジスタグループ３２を備える。 - 特許庁

Memory cell array blocks 21-1 to 21-8 are composed of 16 banks, selected from among banks Ba0 to Ba31 as memory units.例文帳に追加

メモリセルアレイブロック２１-1〜２１-8は、独立のメモリ単位であるバンクＢａ０〜Ｂａ３１のうち１６バンクがまとめられて構成される。 - 特許庁

Therefore, without using a redundancy memory cell which has a defect, a defective normal memory cell array can be replaced.例文帳に追加

そのため、不良が発生している冗長メモリセルを使用せずに、欠陥を生じている正規メモリセルアレイを置換することができる。 - 特許庁

To provide a nonvolatile data storage device that prevents bipolar phenomenon between pass transistors connected to a memory block of a memory cell array.例文帳に追加

メモリセルアレイのメモリブロックに接続されるパストランジスタ間のバイポーラ現象を防止する不揮発性データ貯蔵装置を提供する。 - 特許庁

To provide a semiconductor memory device provided with a power source circuit having less area loss for variation of the capacity of a memory cell array.例文帳に追加

メモリセルアレイの容量の変化に対して面積ロスの小さい電源回路を備える半導体記憶装置を提供する。 - 特許庁

To properly assign a memory area according to a state of a disk array device to effectively practically use a mounted memory.例文帳に追加

ディスクアレイ装置の状態に応じて適切にメモリ領域を割り当て、搭載されるメモリを有効に活用できるようにする。 - 特許庁

The memory cell array block 200 includes at least first and second memory cell blocks 21, 22 divided into blocks with an erasure unit.例文帳に追加

メモリセルアレイブロック２００は、消去単位でブロック分割された少なくとも第１及び第２のメモリセルブロック２１，２２を含む。 - 特許庁

A semiconductor storage device relating to this invention includes a memory cell array 13, a memory controller 11, and a refresh control circuit 12.例文帳に追加

本発明にかかる半導体記憶装置は、メモリセルアレイ１３と、メモリコントローラ１１と、リフレッシュ制御回路１２と、を備える。 - 特許庁

The memory array part includes a plurality of memory cells 128, 130 provided at intersections of a plurality of word lines WLU and the pair of bit lines.例文帳に追加

メモリアレイ部は複数のワード線ＷＬＵとビット線対との交点に設けられた複数のメモリセル１２８、１３０を含む。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE WHICH PERFORM MASKING OF DATA WRITTEN IN PART OF AREA OF MEMORY CELL ARRAY WHEN WRITE OPERATION, AND ITS MASKING METHOD例文帳に追加

書込み動作時にメモリセルアレイの一部領域に書込まれるデータをマスキングする半導体メモリ装置及びそのマスキング方法 - 特許庁

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

A row decoder 2142 selects plural memory cells, belonging to the same row of the memory cell array en bloc according to the address signal.例文帳に追加

ロウデコーダ２１４２は、アドレス信号に応じて、メモリセルアレイの同一の行に属する複数のメモリセルを一括して選択する。 - 特許庁