「Memory Array」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

To a word line WL1 of an MC array 1, memory cells corresponding to data input terminals (DQ2 and DQ3) are connected.例文帳に追加

ＭＣアレイ１のワード線ＷＬ１には、データ入力端子（ＤＱ２、ＤＱ３）に対応するメモリセルが接続されている。 - 特許庁

The memory cell array is divided into a plurality of segments SG, and four main data lines MDL are extended from respective segments SG.例文帳に追加

メモリセルアレイは複数のセグメントＳＧに分割され、各セグメントＳＧからは４本のメインデータ線ＭＤＬが延びている。 - 特許庁

An array control 4 provided in a memory is constituted of a sense amplifier indirect control section 4a and a sense amplifier control section 4b.例文帳に追加

メモリに設けられたアレイコントロール４は、センスアンプ間接制御部４ａ、およびセンスアンプ制御部４ｂから構成される。 - 特許庁

This is achieved by providing large region data signal (dummy data signal) tracking actual memory-array-data.例文帳に追加

これは実際のメモリ・アレイ・データを追跡する大域データ信号（ダミー・データ信号）を提供することにより達成される。 - 特許庁

Source data 20 to be a source of an encryption key 22 are read from a memory cell array 7 and stored in a buffer area 51.例文帳に追加

暗号化キー２２の元となる元データ２０が、メモリセルアレイ７から読み出されて、バッファ領域５１に格納されている。 - 特許庁

A system for at-functional-clock-speed continuous scan array built-in self testing (ABIST) of multiport memory is disclosed.例文帳に追加

機能性クロック速度でのマルチポート・メモリの連続走査アレイ内蔵自己テスト（ＡＢＩＳＴ）のためのシステムが開示される。 - 特許庁

A LBA of a user area which is updated during single operation of the disk array 4 is recorded in a nonvolatile memory 3.例文帳に追加

また、ディスクアレイ４の片肺運転中に更新のあったユーザ領域のＬＢＡを不揮発性メモリ３に記録する。 - 特許庁

A synchronous type SRAMS1 storing data in a memory array 1 is operated in synchronizm with rise of a clock signal CK.例文帳に追加

メモリアレイ１にデータを記憶する同期型ＳＲＡＭＳ１は、クロック信号ＣＫの立ち上がりに同期して動作する。 - 特許庁

A register 36 as a storage place for data in a set amount temporarily stores data which is output from the memory cell array 31.例文帳に追加

一定量のデ−タ貯蔵箇所であるレジスタ36が、前記メモリセルアレイ31から出力されるデ−タを一時的に貯える。 - 特許庁

This can reduce stress applied to a semiconductor substrate 46 at the part in contact with the bird's beak even in a memory array portion 42.例文帳に追加

このため、メモリアレイ部４２においても、バーズビークに接する部分の半導体基板４６にかかるストレスを低減できる。 - 特許庁

In preview preparation processing, image data are read along an array order in the memory card for decoding (steps S202-S208).例文帳に追加

プレビュー準備処理では、メモリカード内の配列順に沿って画像データを読み出しデコードする（ステップＳ２０２〜Ｓ２０８）。 - 特許庁

Existence of a read error of data of one read unit is examined from each row X1-X16 of a memory cell array 6 (A).例文帳に追加

メモリセルアレイ６１の各行Ｘ１−Ｘ１６から１つの読み出し単位のデータを読み出しエラーの有無を調べる（Ａ）。 - 特許庁

A controller controls access to the memory array space and accumulates operation performance data from each data storage device in a history log.例文帳に追加

コントローラは、メモリ・アレイ空間へのアクセスを制御し、履歴ログへ各データ記憶装置からの動作性能データを累積する。 - 特許庁

An ECC circuit 12A has an error correction function of N (N:natural number) bits for output data of a memory cell array 11.例文帳に追加

ＥＣＣ回路１２Ａは、メモリセルアレイ１１の出力データに対してＮ（Ｎは自然数）ビットのエラー訂正機能を有する。 - 特許庁

A buffer memory 6 buffers the compressed video data and sequentially records the data onto a hard disk array 20 depending on its own time slot.例文帳に追加

バッファメモリ６は、圧縮された映像データを保持した後、自身のタイムスロットで、ハードディスク・アレイ２０に順次記録する。 - 特許庁

A write-in control section 16 generates a write-pulse signal in accordance with the write-enable signal and supplies it to a memory cell array 19.例文帳に追加

書き込み制御部１６はライトイネーブル信号に応じてライトパルス信号を発生し、メモリセルアレイ１９に供給する。 - 特許庁

The address region allocated to a memory cell array comprises two addresses, that is, the addresses of f0000h and e0000h.例文帳に追加

メモリセルアレイに割り付けられているアドレス領域は、ｆ００００ｈ番地台とｅ００００ｈ番地台との２つのである。 - 特許庁

To provide an improved memory cell array comprising a trench capacitor, and an improved method to form it.例文帳に追加

トレンチキャパシタを有するメモリセルアレイを形成するための改良された方法及び改良されたメモリセルアレイを提供する。 - 特許庁

To reduce a wide wiring section at a device section in a memory array region, and to increase a rate of reduction in layout.例文帳に追加

メモリアレイ領域のデバイス部分で太幅配線部分を縮小し、レイアウトの縮小率を高めることができる。 - 特許庁

A dual port DRAM cell of a memory cell array circuit 110 has two ports and a bit line is connected to each of the ports.例文帳に追加

メモリセルアレイ回路１１０のデュアルポートＤＲＡＭセルは２つのポートを有し、各ポートにビット線が接続されている。 - 特許庁

Length of bit lines is shortened, capacity of bit lines is reduced, and power consumption of a memory array 16a is reduced.例文帳に追加

ビット線の長さが短くなり、ビット線容量の低下し、メモリーアレー１６ａの消費電力の低減が図られる。 - 特許庁

An integrated circuit includes an array of the respective memory cells and the respectively doped semiconductor lines 202, formed in a semiconductor substrate.例文帳に追加

集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン２０２とを含む。 - 特許庁

The number of data write-in bits for the memory cell array 3 at the write-operation is changed before completion of initialization and after completion.例文帳に追加

そして、ライト動作時のメモリセルアレイ３へのデータ書き込みビット数を、初期化完了前と完了後とで変える。 - 特許庁

In a memory cell array 1, a plurality of control areas CA are formed in the direction orthogonal to the direction of extension of a bit line.例文帳に追加

メモリセルアレイ１は、ビット線の延びる方向と直交する方向に複数の制御領域ＣＡを形成する。 - 特許庁

To provide a crosspoint type memory cell array of a new structure which can be multilayered, and does not increase the mask step by multilayering.例文帳に追加

多層化が可能で、かつ、多層化によるマスク工程の増加がない新構造のクロスポイント型メモリセルアレイを提供する。 - 特許庁

The decision section determines whether the data in the memory cell array are the same as the test data and the inverted data of the test data or not.例文帳に追加

判断部はメモリセルアレイ内のデータがテストデータやテストデータの反転データと同じであるかの可否を判断する。 - 特許庁

At the time of write-in, data from the encoder 3 is written in an address of a memory cell array 5 specified by the column address decoder 30.例文帳に追加

書き込み時には、エンコーダ３からのデータを、列アドレスデコーダ５０で指定されるメモリセルアレイ５のアドレスへ書き込む。 - 特許庁

As a result, the memory cell array is accessed only when required by the access data, thus reducing power consumption.例文帳に追加

これにより、アクセスデータによって必要な場合にのみメモリセルアレイをアクセスするので電力消費を減らすことができる。 - 特許庁

The whole pixel array part 1 is divided into pixel blocks consisting of plural pixels, and one-bit memory rewrite is performed in block units.例文帳に追加

画素アレイ部１全体を複数の画素からなる画素ブロックに区分けし、ブロック単位で１ビットメモリの書き換えを行う。 - 特許庁

The data multiplexer transfers read-data from a memory cell array selected by the bank selecting signal to the input/output buffer.例文帳に追加

データマルチプレクサは、バンクセレクト信号により選択されたメモリセルアレイからのリードデータを入出力バッファに転送する。 - 特許庁

The nonvolatile semiconductor memory unit comprises a cell array and control block including many voltage control circuits.例文帳に追加

本発明の不揮発性半導体メモリ装置は、セルアレイ、および多数の電圧制御回路を含む電圧制御ブロックを備える。 - 特許庁

The on-chip bypass capacitor may also be a part of the chip which further includes a memory cell array containing at least one cell capacitor.例文帳に追加

オンチップバイパスキャパシタは少なくとも一つのセルキャパシタを含むメモリセルアレイをさらに含むチップの一部でもありうる。 - 特許庁

Also, the array includes a word line power source (27) supplying selectively word line voltage corresponding to respective threshold voltage of the memory cells.例文帳に追加

メモリセルのそれぞれの閾値電圧に対応するワード線電圧を選択的に供給するワード線電源(27)が含まれる。 - 特許庁

The memory occupied by the array is dynamically allocated by the XF86VidModeGetAllModeLines function and should be freed by the caller.例文帳に追加

配列が格納されるメモリは、関数XF86VidModeGetAllModeLinesが動的に割り当てるので、呼び出した側はこれを解放しなければならない。 - XFree86

In a memory cell array 1, a pair of bit lines BLbBL is pre- charged to an internal power source VBLH.例文帳に追加

メモリセルアレイ１は、容量結合型のダミーセルを用い、ビット線対ＢＬ，ｂＢＬは内部電源ＶＢＬＨにプリチャージされる。 - 特許庁

A controller is configured to include a supporting circuitry for thermally annealing dielectric charge trapping structures in the memory cells in the array.例文帳に追加

コントローラは、該アレイのメモリセル内の誘電体電荷トラップ構造を熱アニールする支援回路を備えるように構成される。 - 特許庁

The nonvolatile semiconductor memory device of this invention has a memory cell array consisting of a plurality of memory blocks in which electrically rewritable memory cells are arranged and performs a pre-program in which thresholds of all the memory cells in a selected memory block are considered as positive before erasing pieces of data about all the memory cells in the selected memory block among the plurality of memory blocks.例文帳に追加

本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 - 特許庁

The cross current memory array is produced by using the memory device 100 in which the MSM binary switch and the resistance memory substance 104 are connected in series, thereby preventing current from passing in an undesired direction.例文帳に追加

ＭＳＭバイナリスイッチと抵抗メモリ物質１０４が直列に接続された構成を有するメモリ素子１００を用いて、クロスポイントメモリアレイを作成することにより、望ましくない方向に電流が流れるのを防ぐ。 - 特許庁

The semiconductor memory device includes: word lines WL; a memory cell array 10 constituted of a plurality of memory cells MC; global bit lines GBL; a global sense amplifier 11; local bit lines LBL; and a local sense amplifier 12.例文帳に追加

本発明の半導体記憶装置は、ワード線ＷＬと、複数のメモリセルＭＣからなるメモリセルアレイ１０と、グローバルビット線ＧＢＬと、グローバルセンスアンプ１１と、ローカルビット線ＬＢＬと、ローカルセンスアンプ１２を備えている。 - 特許庁

The memory is provided with a memory array 1 which includes a bit line BL, a word line WL which is arranged to cross the bit line BL and a memory cell which is connected between the bit line BL and the word line WL.例文帳に追加

このメモリは、ビット線ＢＬと、ビット線ＢＬと交差するように配置されたワード線ＷＬと、ビット線ＢＬとワード線ＷＬとの間に接続されたメモリセルとを含むメモリセルアレイ１を備えている。 - 特許庁

The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加

磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁

The nonvolatile memory device includes a nonvolatile memory cell array including a plurality of nonvolatile memory cells connected to a plurality of word lines, and a word line voltage generator for generating first and second sequences of voltage pulses.例文帳に追加

不揮発性半導体メモリ装置は、複数のワードラインに接続された複数の不揮発性メモリセルを含む不揮発性メモリセルアレイと、第１及び第２電圧パルスシーケンスを発生させるワードライン電圧発生器とを含む。 - 特許庁

Therefore, in an extended direction of bit line BL, arranging interval of memory cells MC in the memory cell array 110 to 116 can be narrowed, thereby providing a ferroelectric memory device with high density integration.例文帳に追加

従って、ビット線ＢＬの延在方向において、メモリセルアレイ１１０〜１１６におけるメモリセルＭＣの配置間隔を狭くすることができるので、集積度が高い強誘電体メモリ装置を提供することができる。 - 特許庁

The nonvolatile semiconductor memory device includes a memory cell array constituted in such a manner that a plurality of blocks are arrayed which comprises an aggregation of NAND cell units provided with a plurality of nonvolatile memory cells MC connected in series.例文帳に追加

不揮発性半導体記憶装置は、直列接続された複数の不揮発性メモリセルＭＣを備えたＮＡＮＤセルユニットの集合により構成されるブロックを複数個配列して構成されるメモリセルアレイを備える。 - 特許庁

A memory cell array 1 is configured so that a plurality of memory cells MC which are connected to a word line and a bit line, store one value out of n values (n is a natural number of 2 or more) in one memory cell, and are arranged in a matrix.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続され、１つのメモリセルに、ｎ値（ｎは２以上の自然数）のうちの１値を記憶する複数のメモリセルＭＣがマトリックス状に配置されて構成されている。 - 特許庁