「Memory Array」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

The dummy access transistor ATRd is turned on in response to activation of column selection lines CSL1 to CSLm of a corresponding memory cell array.例文帳に追加

ダミーアクセストランジスタＡＴＲｄは、対応するメモリセル列のコラム選択線ＣＳＬ１〜ＣＳＬｍの活性化に応答してオンする。 - 特許庁

For a pair of bit lines BL and XBL, the power source modules 5a and 5b are disposed on the periphery of a side opposite a memory cell array part 3.例文帳に追加

１対のビット線BL，XBL に対して、メモリセルアレイ部３のそれぞれ反対側の周辺に電源モジュール５ａ，５ｂを設ける。 - 特許庁

In addition, when used for flash programming a memory cell array 10, a relatively narrow threshold voltage distribution V_t is obtained.例文帳に追加

さらに、本発明によりメモリセルアレイ１０のフラッシュプログラミングに使用した場合に比較的狭い閾値電圧分布Ｖ_ｔが得られる。 - 特許庁

Data in data run is stored in an adaptive meta block 98 composed according to a place of a data boundary in a nonvolatile memory array.例文帳に追加

データラン内のデータは、不揮発性メモリアレイの、データ境界の位置に応じて構成される適応メタブロック９８に格納される。 - 特許庁

The protective pad 16 is in a electrically floating state, and the memory cell array and the fuse section have substantially the same structure.例文帳に追加

保護パッド１６は、電気的にフローティング状態であり、メモリセルアレイ部の構造とヒューズ部の構造は、実質的に同一である。 - 特許庁

A substrate potential setting circuit 10, which controls substrate potential at least when data are written, is provided in row units of a memory cell array 1.例文帳に追加

メモリセルアレイ（１）の列単位で少なくともデータ書込時に基板電位を制御する基板電位設定回路（１０）を設ける。 - 特許庁

To simultaneously attain a refresh operation even in a memory array in which one word line is selected for an access request from the outside.例文帳に追加

外部からのアクセス要求時に１本のワード線が選択されるメモリアレイ内であっても、同時にリフレッシュ動作を可能にする。 - 特許庁

During the period, access for the memory cell array 51 is prohibited, when it reaches a normal block, reading data from the block is started again.例文帳に追加

その間、メモリセルアレイ５１へのアクセスを禁止し、正常なブロックに達したら、そのブロックからのデータの読み出しを再開する。 - 特許庁

To provide a nonvolatile semiconductor storage device in which a memory cell array is reducible in size, and to provide a method of manufacturing the same.例文帳に追加

メモリセルアレイのサイズを縮小することができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To ensure a portable array of semiconductor memories and facilitate management of data stored in every semiconductor memory.例文帳に追加

半導体メモリを整理した状態で形態できるようにし、かつ、半導体メモリごとに記録されるデータの管理を容易にする。 - 特許庁

Thereby, charging current to the floating capacity of the dummy cell from the virtual ground type memory cell array region and geneation of leak current can be prevented.例文帳に追加

仮想接地型メモリセルアレイ領域からダミーセルの浮遊容量への充電電流やリーク電流の発生を防止する。 - 特許庁

Also, a control part 30 executes intensive refresh for a memory cell array 15 by assert of a refresh instruction signal/SREF.例文帳に追加

また、制御部３０は、リフレッシュ指示信号／ＳＲＥＦのアサートによってメモリアレイ１５に対して集中リフレッシュを実行する。 - 特許庁

Thereafter, when a writing command is input, data that is applied from the outside is written into an array of the synchronous-type flash memory.例文帳に追加

その後、もし書込み命令が入力されると、外部から印加されるデータが同期型フラッシュメモリのアレイ内に書込まれる。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block A, a block B, a block C, and a block D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ、ブロックＢ、ブロックＣ、ブロックＤに分割されている。 - 特許庁

When a fault is not found, a signal showing that the mixed memory array contains no fault is given to the external testing device.例文帳に追加

障害が見つからなかった場合、メモリ混載アレーは障害を含まないことを示す信号を外部試験装置に与える。 - 特許庁

The cross point memory array device is one where the data is stored in multi-bit format and that has includes a field programmable film.例文帳に追加

データがマルチビットフォーマットで記憶されている電界プログラマブル膜を含有しているクロスポイントメモリアレイ装置が提供される。 - 特許庁

This method for verifying layout uses a simple model consisting only of a row decoder and a column decoder for which a memory array has been selected, and a mat.例文帳に追加

本発明のレイアウト検証方法では、メモリアレイを選択された行デコーダ、列デコーダ、マットのみの簡略モデルとする。 - 特許庁

The bit array of variables var3 in a general-purpose register 12 as a final computing result is directly stored in a memory 11.例文帳に追加

最終的な演算結果である汎用レジスタ１２におけるの変数ｖａｒ３のビット配列を、そのままメモリ１１にストアする。 - 特許庁

To provide a technique to reduce total required time for writing a plurality of pages in a NAND type flash memory array.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリアレイに複数のページを書き込むための総所要時間を短縮する技術を提供する。 - 特許庁

In this case, the internal address is an address which is at least one-clock antecedent to an address of a memory cell of a normal cell array to be repaired.例文帳に追加

この際、内蔵アドレスは、リペアしようとするノーマルセルアレイのメモリセルのアドレスより少なくとも１クロック以前のアドレスである。 - 特許庁

To provide a circuit for a high density resistive memory array in which a leak current from a cell being not selected is suppressed to the absolute minimum.例文帳に追加

選択されなかったセルからの漏れ電流を最小限に抑える、高密度抵抗性メモリアレイ用の回路の提供。 - 特許庁

To provide an array structure having reduced program disturbance and requiring less chip area, and an improved MTP (Multiple-Times Programming) memory.例文帳に追加

本発明は、プログラム障害を低減し、チップ領域が小さくなるアレイ構造および改良されたMTPメモリーを提供する。 - 特許庁

A data line is provided independently for each of the regular memory cell array, the row redundant circuit 70, and the column redundant circuit 80.例文帳に追加

正規メモリセルアレイ、ロウ冗長回路７０およびコラム冗長回路８０のそれぞれに対して独立にデータ線が設けられる。 - 特許庁

An aspect of the content addressable memory array is the use of a biasing circuit to bias the access devices during a search operation.例文帳に追加

コンテンツ・アドレス可能メモリ・アレイの一態様は、バイアス回路を用いて検索動作中にアクセス・デバイスにバイアスをかけることである。 - 特許庁

The solid-state imaging apparatus includes a pixel array 11, an analog-digital converter 14, a memory device 110, and a data output part 113.例文帳に追加

固体撮像装置は、画素アレイ１１と、アナログ・デジタル変換部１４と、メモリ装置１１０と、データ出力部１１３とを備える。 - 特許庁

The data corresponding to one page, after data rewrite is written to a page in the memory cell array corresponding to a page address (row address) of a copy destination.例文帳に追加

データの書き換え後の１ページ分のデータは、コピー先のページアドレス（ロウアドレス）に対応したメモリセルアレイ内のページに書き込まれる。 - 特許庁

The cell has a smaller size and advantageously usable in memory devices having a high cell density array.例文帳に追加

本明細書で開示されるセルは、サイズがより小さく、高セル密度アレイを有するメモリ装置において有利に用いることができる。 - 特許庁

To provide a constant substituting method capable of initializing an array at a high speed without using many memory resources.例文帳に追加

メモリ資源を多く費やすことなく、かつ、高速に配列の初期化処理を行うことができる定数代入方法を提供する。 - 特許庁

When a signal from the outside is received, the signal is switched to the redundant memory cell array, and the number of repair times is determined.例文帳に追加

外部より信号を受けると、当該冗長メモリセルアレイに信号が切り替わり、不良救済回数の判定が行われる。 - 特許庁

To shorten a performance degradation period of a disk array system when a shared memory fails, by restricting a pseudo through operation period.例文帳に追加

共有メモリに障害が発生した場合、疑似スルー動作の期間を抑制し、ディスクアレイ装置の性能低下期間を短縮する。 - 特許庁

To provide a non-volatile semiconductor memory which enables excellent performance for page copy operation to be made possible with a plurality of cell array.例文帳に追加

複数セルアレイを備えて優れたパフォーマンスのページコピー動作を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

A plurality of data storage devices are constituted to form a memory array space enabling addressing by a plurality of data storage devices among them.例文帳に追加

複数のデータ記憶装置は、このうちの複数によるアドレス可能なメモリ・アレイ空間を形成するように構成されている。 - 特許庁

SPLIT GATE NAND FLASH MEMORY STRUCTURE AND ARRAY, PROGRAMMING METHOD OF THE SAME, ERASURE METHOD AND READOUT METHOD, AND MANUFACTURING METHOD例文帳に追加

分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁

To provide an SRAM memory and a microprocessor, comprising a logic portion formed on a silicon substrate and an SRAM array portion.例文帳に追加

シリコン基板上に形成された論理部分と、ＳＲＡＭアレイ部分を備えるＳＲＡＭメモリ及びマイクロプロセッサの提供。 - 特許庁

The refresh rate generator circuit is coupled to the memory array and coupled to generate a refresh signal having a rate.例文帳に追加

リフレッシュ速度生成器回路は、メモリアレイと結合されており、速度を有するリフレッシュ信号を生成するように構成されている。 - 特許庁

A memory MMU stores in advance information about the number of antennas related to the number of the space paths which can be formed by the array antenna.例文帳に追加

メモリＭＭＵは、アレイアンテナにより形成しうる空間パスの個数に関連するアンテナ本数情報を予め格納する。 - 特許庁

Four bit parallel data of the 0th to third bit are simultaneously delivered between a memory cell array and each I/O pin of DQ0-DQ7.例文帳に追加

ＤＱ０〜ＤＱ７の各Ｉ／Ｏピンについて、０〜３ビット目の４ビットパラレルデータがメモリセルアレイとの間で同時に受け渡される。 - 特許庁

BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE, ITS ARRAY AND FABRICATING METHOD例文帳に追加

独立制御可能な制御ゲートを持つ双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

Since no access is made to the memory cell array during the burst transfer cycle, the ECC processing does not cause a delay in the reading/writing processing.例文帳に追加

バースト転送サイクル内において、メモリ・セル・アレイへのアクセスがないので、ＥＣＣ処理がリード／ライト処理に遅延を生じさせない。 - 特許庁

Accordingly, a capacity required for the memory array 201 for check bit can be reduced while the byte mask function is maintained.例文帳に追加

これにより、バイトマスク機能を確保しつつ、検査ビット用メモリアレイ２０１に必要な容量を削減することが可能となる。 - 特許庁

A data access circuit is provided while being made to correspond to a data terminal to input or output data to/from a corresponding memory cell array.例文帳に追加

データアクセス回路は、データ端子に対応して設けられ、対応するメモリセルアレイに対してデータを入力または出力する。 - 特許庁

Furthermore, the use of the external SSD array as the WB cache memory eliminates the need for mirroring the DAS controller.例文帳に追加

さらに、ＷＢキャッシュ・メモリとして外部ＳＳＤアレイを使用することにより、ＤＡＳコントローラをミラーリングする必要がなくなる。 - 特許庁

The erasure inhibit circuit inhibits erasure operation of the memory cell array when the flag circuit is reset irrespective of the external instruction.例文帳に追加

消去禁止回路は、フラグ回路がリセットされている場合に外部命令に拘わらずメモリセルアレイの消去動作を禁止する。 - 特許庁

To provide a magnetic memory device capable of realizing a cell array using a write line extending slantly along an easily magnetized axis.例文帳に追加

磁化容易軸方向に対して斜めに延びる書き込み線を用いたセルアレイを実現可能な磁気記憶装置を提供する。 - 特許庁

This attains nonvolatile memory capable of bit by bit selective erase arranged in array, thereby reducing the core area remarkably.例文帳に追加

ビットごとの選択消去が可能な不揮発性メモリをアレイ化することが可能となり、コア面積の大幅な縮小が可能となる。 - 特許庁