「Memory Array」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

This device is provided with a low potential supply circuit SUPG shifting a power source potential or a ground potential of a memory cell array MARY1 in a static operation mode such as a read-write mode or the like.例文帳に追加

リード・ライトモードなどの静的動作モードにおいてメモリセルアレイＭＡＲＹ１の電源電位または接地電位をシフトさせる低電位供給回路ＳＵＰＧを備える。 - 特許庁

To provide a method for fabricating a highly reliable semiconductor storage device in which a resist layer does not become thin at the end of a memory cell array and the overetch margin is enlarged.例文帳に追加

メモリセル部分の配列端部においてレジスト層が薄くならず、オーバーエッチ・マージンを広げる高信頼性の半導体記憶装置の製造方法を提供する。 - 特許庁

To provide a resistance change element capable of binarization or multivalued configuration and of controlling a change in resistance with precision, a memory cell array, and a resistance change device.例文帳に追加

本発明によれば、２値又は多値化が可能で抵抗の変化を制度よく制御できる抵抗変化素子、本発明のメモリセルアレイ、及び抵抗変化装置を提供する。 - 特許庁

To provide a MTJ device which can be manufactured leaving freedom to finely tune coercive force and to obtain an appreciable MR, and to provide a memory array including the same.例文帳に追加

保磁力を微調整する自由および相当程度のＭＲを実現する自由を残しながら製造しうるＭＴＪデバイスおよびそれを備えたメモリ・アレイを提供する。 - 特許庁

When manufacturing process is carried out, a self-aligned memory cell, necessitating only two pieces of array related masks, which specify a bit line and a word line, can be formed.例文帳に追加

製造プロセスを実施すると、ビットライン及びワードラインを規定する２つのアレイ関連マスクのみを必要とする自己整列したメモリセルを形成することができる。 - 特許庁

The storage device 1 includes: an address conversion part 3 for converting a logical address S2 into a physical address S4; and a memory cell array 4 for storing the plurality of contents and the plurality of parameters.例文帳に追加

記憶装置１は、論理アドレスＳ２を物理アドレスＳ４に変換するアドレス変換部３と、複数のコンテンツ及び複数のパラメータが記憶されたメモリセルアレイ４とを備える。 - 特許庁

In this way, the dispersion of the threshold values of each cell of a memory cell array can be suppressed, the controllability of this threshold distribution can be improved, and program speed can be improved.例文帳に追加

これにより、メモリセルアレイの各セルの閾値のばらつきを抑制でき、この閾値分布の制御性を向上でき、プログラム速度も向上できることを実験で確認できた。 - 特許庁

When a received command is a write instruction, the read/write controller 206 acquires access control information from the fourth address from the leading of a memory array 201.例文帳に追加

リードライトコントローラ２０６は、受信したコマンドが書き込み命令である場合には、メモリアレイ２０１の先頭から４番目のアドレスからアクセス制御情報を取得する。 - 特許庁

To provide a semiconductor device comprising a memory cell array having a hierarchical bit line configuration, which has a small circuit scale and can suppress an increase in a chip area and timing skew.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、回路規模が小さくチップ面積の増加及びタイミングスキューを抑制可能な半導体装置を提供する。 - 特許庁

A power line 18A is formed on the memory array region 11 and obliquely intersects with the bit lines BL0-BL5, the word lines WL0-WL2 and the source lines SL1-SL3.例文帳に追加

電源線１８Ａは、メモリアレイ領域１１上に形成され、ビット線ＢＬ0〜ＢＬ5、ワード線ＷＬ0〜ＷＬ2及びソース線ＳＬ1〜ＳＬ3に対して斜めに交差している。 - 特許庁

In reading out of fuse/anti-fuse, voltage Vb1h deciding a high potential of a bit line BL of a memory cell array 6 is used instead of internal voltage Vint being general hitherto.例文帳に追加

ヒューズ／アンチヒューズの読み出しにおいて、これまで一般的であった内部電圧Vintに代えて、メモリーセルアレイ６のビット線BLの高ポテンシャルを定める電圧Vb1hを用いる。 - 特許庁

To provide a nonvolatile memory array which can implement high cell density and higher operation speed caused by lower bit line resistance, and is hardly influenced by disturbance to a stored content at reading and writing.例文帳に追加

高セル密度化と、ビットラインの低抵抗化による高速化が両立し、読み出し、書き込み時の記憶内容への擾乱を受けにくい不揮発性メモリアレイを提供する。 - 特許庁

A variant of the sketch data structure, called k-array sketch, is designed using a constant, small amount of memory, and has constant pre-record update and reconstruction cost.例文帳に追加

一定の少量のメモリを使用し、一定のレコードごとの更新／再構成コストを有する、ｋ配列スケッチと呼ばれる、スケッチ・データ構造の一変形を設計した。 - 特許庁

To provide a semiconductor storage device, wherein a chip area can be reduced by using a vertical transistor in an end region of a memory cell array region as a portion of a predetermined circuit.例文帳に追加

メモリセルアレイ領域の端部領域の縦型トランジスタを所定の回路の一部として利用してチップ面積を削減可能な半導体記憶装置を提供する。 - 特許庁

The signal line running in each of sense amplifier zones placed so to extend in a lateral direction in a memory array part(MA) comprises a hierarchic structure composed of an upper interconnection layer and a lower interconnection layer.例文帳に追加

メモリアレイ部（ＭＡ）において行方向に延在して配置されるセンスアンプ帯内を走る信号線を上層配線層と下層配線層の階層構造とする。 - 特許庁

In reading from a memory cell array 10, a plate line PL is charged to a power source potential VDD before drive of a corresponding word line WL by a drive control circuit 50.例文帳に追加

メモリセルアレイ１０に対する読み出し時、駆動制御回路５０によって該当するワード線ＷＬの駆動前にプレート線ＰＬを電源電位ＶＤＤに充電する。 - 特許庁

In a display data RAM 50, memory cells holding gradation data for two lines are arranged in the direction of output pad array within an output pad pitch L of the display driving circuit.例文帳に追加

表示データＲＡＭ５０は、表示駆動回路の出力パッドピッチＬ内に、２ライン分の階調データを保持するメモリセルが、出力パッドの配列方向に配置される。 - 特許庁

In the semiconductor memory device 1, a back gate electrode 21 is arranged in the cell array section CA and the gate electrode 22 of a field effect transistor 25 in the peripheral circuit section SC.例文帳に追加

半導体記憶装置１において、セルアレイ部ＣＡにはバックゲート電極２１を設け、周辺回路部ＳＣには電界効果トランジスタ２５のゲート電極２２を設ける。 - 特許庁

To provide a magnetic tunnel joining (MTJ) device having an antiferromagnetic (AFM) layer and used as a magnetic sensor in a magnetic disk drive or a memory cell in a magnetic random access array.例文帳に追加

反強磁性ＡＦＭ層を有し、磁気ディスク・ドライブ中の磁界センサ、または磁気ランダム・アクセスアレイ中のメモリ・セルとして使用する磁気トンネル接合ＭＴＪデバイス。 - 特許庁

To provide a non-volatile semiconductor storage device capable of realizing high yield and high reliability by suppressing failures caused by size variance on the end of a memory cell array.例文帳に追加

メモリセルアレイ端部での寸法バラツキに起因する不良を抑制し、高歩留りおよび高信頼性を実現できる不揮発性半導体記憶装置を提供する。 - 特許庁

This device, which is a circuit electrically connected with the array (165), can comprise a circuit, capable of monitoring a signal current flowing through the selected memory cell (175).例文帳に追加

このデバイスは、アレイ（１６５）に電気的に接続された回路であって、選択されたメモリセル（１７５）を流れる信号電流をモニタすることができる回路を含むことができる。 - 特許庁

To provide such a technology for nonvolatile ferroelectric memory device that a high integration cell is embodied by sharing a plate line especially in a sub-cell array block unit.例文帳に追加

本発明は不揮発性強誘電体メモリ装置に関し、特にサブセルアレイブロック単位でプレートラインを共通に用い高集積セルが具現できるようにする技術を開示する。 - 特許庁

This device has a laminated structure, laminating a plurality of conductive layers and layer insulating layers on a semiconductor substrate SUB and inside such a laminated structure, a memory cell array is located.例文帳に追加

半導体基板ＳＵＢ上に導電層と層間絶縁層を複数積層させた積層構造を有し、この積層構造内にメモリセルアレイが配置されている。 - 特許庁

Data, addresses and control signals are distributed to memory arrays 10 and 20 via three MUXs of signal selection circuits controlled by an array selection signal ASEL (clock).例文帳に追加

アレイ選択信号ＡＳＥＬ（クロック）で制御される信号選択回路３個のＭＵＸを介して、各メモリアレイ１０、２０に、データ、アドレス及び制御信号を分配させる。 - 特許庁

To provide a semiconductor memory which can be easily adapted to change in bank structure and array structure, and can perform high-speed and stable operation with low current consumption.例文帳に追加

バンク構成およびアレイ構成の変更に容易に対応することができかつ低消費電流で安定に高速動作する半導体記憶装置を提供する。 - 特許庁

In a system enabling a multichannel reproduction by beam-outputting an audio signal from the array loudspeaker, a plurality of beam-setting patterns (reproduction modes) are stored previously in a memory for a control unit.例文帳に追加

アレイスピーカからオーディオ信号をビーム出力してマルチチャンネル再生できるシステムにおいて、制御部のメモリに、複数のビームセッティングパターン（再生モード）を記憶しておく。 - 特許庁

IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING例文帳に追加

浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - 特許庁

In the memory cell array, a phase change film 8 is prepared on a transistor through an insulating film 5, a thermal buffer film 14 is prepared on the phase change film 8 through the insulating film.例文帳に追加

メモリセルアレイでは、トランジスタ上に絶縁膜５を介して相変化膜８が設けられ、相変化膜８上に絶縁膜を介して熱バッファ膜１４が設けられる。 - 特許庁

Flash memory array 11 is provided on the same chip as each SRAM0 and SRAM1 so as to be able to operate independent of the SRAM0 and the SRAM1.例文帳に追加

各ＳＲＡＭ０およびＳＲＡＭ１と同一チップ上に、フラッシュメモリアレイ１１が、各ＳＲＡＭ０およびＳＲＡＭ１とは独立して動作可能に設けられている。 - 特許庁

Further, a decryption circuit 31 generates a normal address for specifying a location in the memory array 32 based on the encrypted address 91 issued by the computer 2.例文帳に追加

さらに、復号回路３１は、コンピュータ２において発行された暗号化済みアドレス９１に基づいてメモリアレイ３２における位置を指定するための正規アドレスを生成する。 - 特許庁

To minimize errors in a magnetoresistive solid-state storage device such as a magnetic random access memory (MRAM) element array or the like.例文帳に追加

磁気ランダムアクセスメモリ（ＭＲＡＭ）素子アレイ等の磁気抵抗固体記憶素子（１００）における誤りを最小限にすることを可能にする例示的な実施形態を開示する。 - 特許庁

When the address during the read operation is matched with the stored address of address FIFO, the data of memory cell array is not outputted and the stored write data of the data FIFO is outputted.例文帳に追加

そして、読出動作中のアドレスがアドレスFIFOの貯蔵アドレスと一致する場合には、メモリセルアレーのデータを出力せずにデータFIFOの貯蔵書込データを出力する。 - 特許庁

If no error is detected, on the other hand, the page data read out is copied as it is to the copy destination Pb of the memory cell array without transfer to the controller 12.例文帳に追加

これに対し、誤りが検出されない場合には、コントローラ１２に転送することなく、その読み出したページデータをメモリセルアレイのコピー先Ｐｂにそのままコピーする。 - 特許庁

The disk array system has a storage device for storing write data received from a computer, the cache memory, and a control part for controlling data input/output to/from the storage device.例文帳に追加

ディスクアレイシステムは、計算機から受信したライトデータを格納する記憶装置と、キャッシュメモリと、記憶装置へのデータの入出力を制御する制御部とを有する。 - 特許庁

In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.例文帳に追加

並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁

A memory array 20 has a plurality of cell units CU corresponding to intersections of word lines and bit lines arranged along respectively the row direction and the column direction.例文帳に追加

メモリアレイ２０は、行方向および列方向にそれぞれ沿って配置されるワード線およびビット線の交点に対応して、ハーフピッチ配置された複数のセルユニットＣＵを有する。 - 特許庁

To provide a nonvolatile semiconductor storage device capable of correctly detecting data regardless of the existence of a leakage current in a virtual ground memory array.例文帳に追加

本発明は、仮想接地メモリアレイにおいてリーク電流の存在に関わらず正確にデータ検出が可能な不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

One part of a monitor reception signal is stored in a memory during operating the adaptive array antenna, and the deviation of delay quantity is adjusted by utilizing an idle time when communication is not performed.例文帳に追加

アダプティブ・アレイ・アンテナの運用中にモニタ受信信号の一部をメモリに記憶させておき、通信が行われない空き時間を利用して遅延量のズレを調整する。 - 特許庁

To provide a semiconductor storage device such that a memory cell array is reducible in occupation area and a power source in use is reducible in capacity and occupation area.例文帳に追加

メモリセルアレイの占有面積を低減すると共に、使用する電源の容量および占有面積を低減することができる半導体記憶装置の提供を図る。 - 特許庁

The control signal C1 is outputted from the section 5 and the section 4 outputs the second signal S2 to a memory cell array 3, whereby the second operation is performed.例文帳に追加

モード制御部５からは制御信号Ｃ１が出力され、信号出力部４が第２信号Ｓ２を記憶セルアレイ３に出力して第２動作が行なわれる。 - 特許庁

The discriminating circuit 15 logic-synthesizing an output of the two bits comparator 14a and 14b, and outputs a signal WE/WN/RS controlling access for a memory cell array 11.例文帳に追加

判定回路１５は、２ビット比較器１４ａ及び１４ｂの出力を論理合成し、メモリセルアレイ１１へのアクセスを制御する信号ＷＥ／ＷＮ／ＲＳを出力する。 - 特許庁

To provide a semiconductor storage device and its control method which enable realization of approval or rejection control in access operation for each block of a memory cell array with compact circuitry.例文帳に追加

メモリセルアレイのブロック毎にアクセス動作の許否制御をコンパクトな回路構成で実現することができる半導体記憶装置及びその制御方法を提供すること - 特許庁

A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.例文帳に追加

直接リストア制御部１６２は、直接リストアコマンドに基づき、ラインバッファ１２１からメモリセルアレイ１１１に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁

The data to be written stored in the buffer register from the outside is encoded and overwritten to the buffer register, together with the check bit and is subsequently transferred and written to the memory cell array.例文帳に追加

バッファレジスタに外部から格納された書き込みデータは、エンコードされてバッファレジスタにチェックビットと共に上書きされた後、メモリセルアレイに転送書き込みされる。 - 特許庁

When an operation mode specification signal specifies a refresh mode, a refresh region specification address specifying a region to be refreshed in a memory array is stored in an address register (87).例文帳に追加

動作モード指示信号がリフレッシュモードを指定するときにメモリアレイのリフレッシュを行なう領域を指定するリフレッシュ領域指定アドレスをアドレスレジスタ（８７）に格納する。 - 特許庁