「Memory Array」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

To realize low power source voltage and low power consumption without enlarging formation area of a memory cell array not so much using MTCMOS technology.例文帳に追加

ＭＴＣＭＯＳ技術を用い、メモリセルアレイの形成面積をそれ程大きくすることなく、低電源電圧化及び低消費電力化を実現する。 - 特許庁

A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.例文帳に追加

データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁

At least on the memory cell array 100, the oxides of the elements contained in the ferroelectric layer 14 are formed as hydrogen barrier films 42 and 44.例文帳に追加

少なくともメモリセルアレイ１００の上に、水素バリア膜４２，４４として、強誘電体層に含有される元素の酸化物が形成されている。 - 特許庁

The patterned layer 100 comprises a memory cell array 1 whose height of the upper surface is relatively high, and a peripheral circuit 2 whose height of the upper surface is relatively low.例文帳に追加

パターン層１００は、上面の高さが相対的に高いメモリセルアレイ部１と、上面の高さが相対的に低い周辺回路部２とを含む。 - 特許庁

METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL例文帳に追加

同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁

To prevent occurrence of deterioration of access characteristics between output signal lines in a semiconductor memory in which input/output parts of each cell array are odd numbered pieces.例文帳に追加

各セルアレイの入出力部が奇数個である半導体記憶装置において、出力信号線間にアクセス特性の劣化が生じるのを防止する。 - 特許庁

The instructions for the configuration function are stored in the memories, and the configuration data are transferred from the configuration memory to configuration points by means of the configurable logic array 15.例文帳に追加

設定機能用の命令は、前記メモリに格納され、設定データは、設定可能ロジックアレイ１５で設定メモリから設定ポイントへ転送される。 - 特許庁

The memory cell array section MCA and a column selector CS receive the address signal a''' and a second test circuit section TCi2 receives the scan-out signal SiOUT1.例文帳に追加

アドレス信号ａ’’’は，メモリセルアレイ部ＭＣＡおよびカラムセレクタＣＳに入力され，スキャンアウト信号ＳｉＯＵＴ１は，第２テスト回路部ＴＣｉ２に入力される。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

To provide a semiconductor memory device in which influence of a sneak current at reading can be excluded, and the area of a reference cell array can be reduced.例文帳に追加

読み出し時におけるまわりこみ電流の影響を排除できるとともに、リファレンスセルアレイの面積を削減できる半導体記憶装置を提供すること。 - 特許庁

In a data storage device including a flash array 58 and a universal serial bus (USB) controller 56 in conformity with the USB specification, a unit 46 includes an erasable nonvolatile memory module called a flash module 58, which can receive a write command and a read command from a host platform 44.例文帳に追加

ＵＳＢ仕様に適合性がある、フラッシュアレイ５８及びユニバーサル・シリアル・バス（ＵＳＢ）制御器５６から構成されたデータ記憶装置。 - 特許庁

To solve the problem that an FG-type NAND memory cell array, which is made fine, has potential interference between proximity cells and becomes unstable in operation due to malfunction, depending on the circumstances.例文帳に追加

微細化されたＦＧ型ＮＡＮＤメモリセルアレイでは、近接セル間で電位干渉が生じ、動作が不安定になり、場合によっては誤動作する。 - 特許庁

A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.例文帳に追加

ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁

To provide a one-dimensional MFA (modified Faddeeva algorithm) systolic array which reduces the memory for storing input/output data by making a matrix size of computation variable to equalize the load.例文帳に追加

演算する行列サイズが可変とし負荷を均一化し、入出力データを蓄積するメモリを減らすＭＦＡ１次元シストリックアレイの提供。 - 特許庁

To provide a device for achieving broadcasting in a disk array controller where a plurality of processors and a shared memory are connected like a star.例文帳に追加

複数のプロセッサと共有メモリとの間をスター状に接続したディスクアレイ制御装置において、ブロードキャストを可能にする装置を提供することにある。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, and a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

A P channel MOS transistor G1 is a switch for supplying and cutting off a power source, and inserted in a path supplying a power source to a memory cell array.例文帳に追加

ＰチャネルＭＯＳトランジスタＧ１は、本発明の電源供給遮断用スイッチであり、メモリセル・アレイに電源を供給する経路に挿入されている。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

A memory cell array 21 has a plurality of pages, multi-level data is stored in a first region of each page, and binary data is stored in predetermined second region.例文帳に追加

メモリセルアレイ２１は、複数のページを有し、各ページの第１の領域に多値データが記憶され、予め定められた第２の領域に２値データが記憶される。 - 特許庁

When changing to the ROM, an electrode plate which was a storage node of a capacitor of a DRAM is connected in units of memory cell array, and this is connected to a stationary potential.例文帳に追加

ＲＯＭに変更する際には、ＤＲＡＭのキャパシタのストレージノードであった電極プレートをメモリセルアレイ単位で接続し、これを固定電位に結合する。 - 特許庁

However, the shmid argument is not a segment identifier, but instead an index into the kernel's internal array that maintains information about all shared memory segments on the system. 例文帳に追加

但し、shmid引き数は、セグメント識別子ではなく、システム上の全ての共有メモリセグメントに関する情報を管理するカーネルの内部配列へのインデックスである。 - JM

To provide a memory array using a mechanical switch, a method for controlling the same, a display apparatus using a mechanical switch, and a method for controlling the same.例文帳に追加

機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法を提供すること。 - 特許庁

Block selection information RBDATA indicating necessity/ unnecessity of refreshing for each block unit of a memory cell array is stored in latch means 20-1, 20-2.例文帳に追加

ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁

To obtain a minute capacity measuring apparatus which can measure capacity of a bit line, a word line, or the like specifying an address of a memory cell array of a DRAM or the like.例文帳に追加

ＤＲＡＭ等のメモリセルアレイのアドレスを指定したビット線、ワード線等の容量を測定することができる微小容量測定装置を得る。 - 特許庁

It is equipped with a wordline 34 group which selects a row address of the memory cell array, a bit line 35 group and a bit line 36 group which select the column address.例文帳に追加

メモリセルアレイの行アドレスを選択するワード線３４群と、その列アドレスを選択するビット線３５群及びビット線３６群とを備えている。 - 特許庁

To decrease points to which higher bias voltage than the power source voltage are applied as much as possible by applying a self-boost technology to a memory cell array of what is called an AND type.例文帳に追加

いわゆるＡＮＤ型のメモリセルアレイに対しセルフブースト技術を適用して、電源電圧より高いバイアス印加箇所を極力減らす。 - 特許庁

In parallel to an internal read action Int_Rd_Ope from a nonvolatile memory array Memo_Ary0 to an internal buffer memory Buffer0 in the Memo_DvN, data transfer Data_Tr_Pr_Data between the Memo_Cnt and the Memo_Dv0 can be carried out.例文帳に追加

Ｍｅｍｏ＿ＤｖＮでの不揮発性メモリアレーＭｅｍｏ＿Ａｒｙ０から内部バッフアメモリＢｕｆｆｅｒ０への内部読み出し動作Ｉｎｔ＿Ｒｄ＿Ｏｐｅと並列に、Ｍｅｍｏ＿ＣｎｔとＭｅｍｏ＿Ｄｖ０との間のデータ転送Ｄａｔａ＿Ｔｒ＿Ｐｒ＿Ｄａｔａが可能となる。 - 特許庁

To provide a semiconductor integrated circuit device including a non-volatile memory with a well structure in consideration of the element alignment of memory cell array blocks and a driving voltage supply block, and to provide an electronic apparatus including the device.例文帳に追加

メモリセルアレイブロックと駆動電圧供給ブロックとでの素子配列を考慮したウェル構造を有する不揮発性メモリを有する半導体集積回路装置及びこれを含む電子機器を提供すること。 - 特許庁

Disclosed are the apparatus and associated method for a dual active-active array storage system with a first controller with top level control of a first memory space and a second controller with top level control of a second memory space.例文帳に追加

第１のメモリスペースのトップレベル制御を有する第１のコントローラと第２のメモリスペースのトップレベル制御を有する第２のコントローラとを有するデュアル・アクティブ−アクティブ・アレイ記憶システムに対する装置および関連する方法。 - 特許庁

To improve an operation margin by increasing the amount of accumulated charge of memory cells in the memory cell array by simple constitution and also to improve the operation margin of a DRAM without increasing a power consumption or chip area by making a dummy cell unnecessary.例文帳に追加

簡単な構成でメモリセルアレイ内のメモリセルの蓄積電荷量を増加させ、動作マージンを向上させると共に、ダミーセルを不要とし、消費電力やチップ面積を増やさずにＤＲＡＭの動作マージンを向上させる。 - 特許庁

The ability to repair defective cells in a memory array by replacing those cells with redundant cells, is improved using a redundant memory line control circuit 25i, 23i that empolys two types of redundancy programming.例文帳に追加

２つの冗長性プログラミングを採用する冗長メモリライン制御回路２５ｉ、２３ｉを使用して、メモリアレイ内の欠陥セルを冗長セルに代替することによって欠陥セルをリペアする能力を向上させる。 - 特許庁

After the completion of first programming starting from the first memory address of a nonvolatile memory array 220, a second address 208 from the last functioning as a protective register is set and made to correspond to the number of a protective block 210.例文帳に追加

非揮発性メモリアレイ２２０の第１のメモリアドレスから始まる最初のプログラミングの完了後に、保護レジスタとして働く最後から２番目のアドレス２０８がセットされて、保護ブロック２１０の番号と対応する。 - 特許庁

To make influence given to an area of a semiconductor memory device due to installation of a redundant memory cell array and a high-sensitive redundant sense amplifier, which have large areas, in the semiconductor storage device comparatively small.例文帳に追加

半導体記憶装置に面積の大きな冗長メモリセルアレイ、高感度冗長センス増幅器を設けることによる、半導体記憶装置の面積に与える影響を比較的小さくすることが課題である。 - 特許庁

In addition, the pattern of each unit memory cell in the memory cell array region 1 and the pattern of the dummy cell in a piling region 2 are made equal to each other and both patterns have an axisymmetrical relation with respect to their boundary line BC2.例文帳に追加

加えて、メモリセルアレイ領域１の１メモリセル単位のメモリセルのパターンと杭打ち領域２のダミーセルのパターンとは同一で、かつ両者のパターンは境界線ＢＣ２に対してに線対称な関係を呈している。 - 特許庁

A memory array MA of the nonvolatile semiconductor memory 2 comprises: a data storage area storing data; a program storage area storing a program; and a table block storing an address conversion table of the program storage area.例文帳に追加

不揮発性半導体メモリ２のメモリアレイＭＡは、データが格納されるデータ格納領域、プログラムが格納されるプログラム格納領域、およびプログラム格納領域のアドレス変換テーブルが格納されるテーブルブロックからなる。 - 特許庁

The memory cell array includes a plurality of memory cells respectively arranged at a plurality of word lines, a plurality of bit lines crossing the plurality of word lines, and intersections between the plurality of word lines and the plurality of bit lines.例文帳に追加

前記メモリセルアレイは、複数のワード線、前記複数のワード線に交差する複数のビット線、及び、前記複数のワード線と前記複数のビット線との交差部にそれぞれ設けられた複数のメモリセルを有する。 - 特許庁

The semiconductor memory device is provided with a word line driver addressing neighboring word lines discontinuously when a memory array including many word lines arranged in a series of order and many word lines are addressed.例文帳に追加

この半導体メモリ装置は、一連の順序で配置される多数のワードラインを含むメモリアレイ及び多数のワードラインをアドレッシングする際に、互いに隣合うワードラインを非連続的にアドレッシングするワードラインドライバーを備える。 - 特許庁

A crossbar switch 202 is provided for switching an address to a defective cell in the array of the first memory unit 201 to the second memory unit 201 to access a selected one of the redundant cells.例文帳に追加

第１のメモリユニット２０１のアレイにおける欠陥セルに対応するアドレスを第２のメモリユニット２０１へと切り替えて、冗長セルの中から選択されたあるセルへとアクセスするためのクロスバースイッチ２０２が設けられる。 - 特許庁

Plural pairs of data lines DQ, bDQ performing data transfer between a memory cell selected on a memory cell array 10 and them are arranged, and a data buffer 19 is connected to respective one end of the pairs of data line DQ, bDQ.例文帳に追加

メモリセルアレイ１０上に選択されたメモリセルとの間でデータ転送を行う複数のデータ線対ＤＱ，ｂＤＱが配設され、データ線対ＤＱ，ｂＤＱの一端にデータバッファ１９が接続される。 - 特許庁

To provide a semiconductor storage device wherein, with a matrix array comprising a memory cell of less elements, the destruction or disturbance of data is eliminated at reading or erasing/writing of the data of memory cell.例文帳に追加

メモリセルのデータの読み出しまたは消去・書き込みにおけるデータの破壊およびディスターブを皆無とし、かつ少ない素子からなるメモリセルでマトリクスアレイを構成した半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a memory device utilizing a multiple layer nano tube cell in which a cross-point cell array including a capacitor element and a PNPN nano tube switch is effectively arranged to allow reducing the whole memory size.例文帳に追加

本発明は多層ナノチューブセルを利用したメモリ装置に関し、キャパシタ素子とPNPNナノチューブスィッチを含むクロスポイントセルアレイを効率的に配置して全体的なメモリのサイズを縮小可能にする技術を開示する。 - 特許庁

The functions that the memory has are, for example, a multi-bank access function, a switching function for a data array corresponding to endian, and whether a function that a memory to be controlled has is available is set in the setting register 543.例文帳に追加

メモリが有する機能とは，例えば，マルチバンクアクセス機能や，エンディアンに対応するデータ配列の切り替え機能などであり，コントロール対象のメモリが有する機能の有無がこの設定レジスタ５４３に設定される。 - 特許庁

A test writing control circuit 12 operates in a test mode and in each regular cell array CA 1-4, writes test data in a regular memory cell at a position corresponding to the position of the parity memory cell where test parity data are written.例文帳に追加

試験書き込み制御回路１２は、試験モード中に動作し、各レギュラーセルアレイＣＡ１−４において、試験データを、試験パリティデータが書き込まれるパリティメモリセルの位置に対応する位置のレギュラーメモリセルに書き込む。 - 特許庁

In a data register (10) latching data of a selected memory cell in a memory array (MAR, MAL), when defect of the latch circuit included in this data register exists, a means for performing defect relieving is provided.例文帳に追加

メモリアレイ（ＭＡＲ，ＭＡＬ）において選択メモリセルのデータをラッチするデータレジスタ（１０）において、このデータレジスタに含まれるラッチ回路の不良が存在する場合その不良救済を行なうための手段を設ける。 - 特許庁

To provide a data writing method that enables the write of the data pattern for function evaluation at high speed and shorten the evaluation time in a non-volatile semiconductor memory device having a cross point memory cell array.例文帳に追加

クロスポイント型のメモリセルアレイを有する不揮発性半導体記憶装置において、機能評価用のデータパターンの書き込みを高速化して評価時間の短縮化を可能とするデータ書き込み方法を提供する。 - 特許庁