「Memory Array」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

An image sensor 100 includes a sensor or a pixel array (102), a data memory (110) and a logic circuit (114) and they are all fabricated on the same integrated chip.例文帳に追加

イメージセンサ１００は、センサすなわち画素アレイ（１０２）、データメモリ（１１０）及び論理回路（１１４）を含み、これらは全て同じ集積チップ上に設けられている。 - 特許庁

To effectively use a memory resource to avoid system down even when a writing error of parity data occurs, in a disk array device.例文帳に追加

本願発明のディスクアレイ装置は、パリティデータの書き込みエラーが発生した場合であっても、メモリ資源を有効活用して、システムダウンを回避することを目的とする。 - 特許庁

A technology which minimizes difference of capacitance between global bit lines by connecting the global bit lines to the memory cells having a variety levels in the three-dimensional array is also disclosed.例文帳に追加

また、グローバルビット線を３次元アレイ内の様々なレベルのメモリセルに接続してグローバルビット線間の静電容量差を最小化させる技術を開示する。 - 特許庁

the source or the drain of the transistor of the memory array and the phase change film 8 are electrically connected by a via 12 embedded in a first opening.例文帳に追加

メモリセルアレイのトランジスタのソース或いはドレイン、及び相変化膜８は、第１の開口部に埋設されるビア１２により電気的に接続される。 - 特許庁

To provide a semiconductor storage device that can further reduce a layout area of the whole memory array by reducing a layout area of a feed cell.例文帳に追加

給電セルのレイアウト面積を縮小することによりメモリアレイ全体のレイアウト面積をさらに縮小することが可能な半導体記憶装置を提供する。 - 特許庁

Total length of a data bus can be reduced by contriving the arrangement of a memory cell array arranged around a central region CEN of chips.例文帳に追加

チップの中央領域ＣＥＮの周囲に配置されるメモリアレイの配置を工夫することによりデータバスの総延長を低減させることができる。 - 特許庁

To divide a whole memory array into a region in which binary data is recorded and a region in which multi-level data is recorded, and to enable externally dealing with it as the same storage unit.例文帳に追加

メモリアレイ全体を、２値のデータと多値のデータとを記録する領域に分割し、一方、外部からは同一の記憶単位として扱えるようにする。 - 特許庁

A first part obtains the next page and holds it in an intermediate buffer, while the present page held in a page buffer is used for programming a memory array.例文帳に追加

第１の部分は、次のページを取得し、中間バッファに保持すると共に、ページバッファに保持された現在のページはメモリアレイをプログラムするため使用される。 - 特許庁

To achieve a reduction of the power consumption in a liquid crystal display in which a digital memory and its control signal generating circuit are formed on an array substrate.例文帳に追加

ディジタルメモリとその制御信号発生回路をアレイ基板上に形成した液晶表示装置において、消費電力の低減を実現する。 - 特許庁

A write latch 304 is coupled between a data buffer 330 and a memory array 310 to latch data provided on a data communication connection terminal 306.例文帳に追加

データバッファ３３０とメモリアレイ３１０の間には、データ通信接続端子３０６に供給されるデータをラッチするための書き込みラッチ３０４が接続される。 - 特許庁

To provide a semiconductor device which can generate a plurality of memories constituted of arbitrary word bits from a single memory cell array by only modifying a wiring layer.例文帳に追加

配線層のみの変更によって、１つのメモリセルアレイから任意のワード・ビット構成の複数のメモリを生成することが可能な半導体装置を提供する。 - 特許庁

To optimize the internal data readout timing by varying the electric potential of a dummy bit line at a high speed, independently of the structure of a memory cell array, in a semiconductor storage device.例文帳に追加

半導体記憶装置において、メモリセルアレイ構成にかかわらず、高速でダミービット線の電位を変化させて、内部データ読出タイミングを最適化する。 - 特許庁

In the ferroelectric memory circuit 1, an I/O circuit 2, a YSW circuit 3, a sese amplifier circuit 4, a selection circuit 5 and an array part 7 are connected in this order.例文帳に追加

強誘電体メモリ回路１において、Ｉ／Ｏ回路２、ＹＳＷ回路３、センスアンプ回路４、選択回路５及びアレイ部７をこの順に接続する。 - 特許庁

The risk of unintended rewriting is thereby avoided or reduced by reading repeatedly the data stored in the memory access array 43.例文帳に追加

すると、メモリセルアレイ４３が格納するデータが繰り返し読み出されることにより、意図せず書き換えられる可能性を回避または低減することができる。 - 特許庁

To provide a nonvolatile storage device, etc., capable of overwriting a memory cell array while preventing an increase of a circuit size without requiring a large-scaled modification of the circuit.例文帳に追加

大規模な回路の変更を必要とせず、回路サイズの増大を防止しながら、メモリセルアレイの上書きが可能な不揮発性記憶装置等を提供すること。 - 特許庁

To rewrite data of one part of data read of one page portion read from a memory cell array and to write the result in a different page.例文帳に追加

本発明は、メモリセルアレイから読み出された１ページ分の読み出しデータの一部のデータの書き換えを行なって、異なるページに書き込むことを特徴とする。 - 特許庁

A redundancy circuit 33 is arranged near the drive circuit 31, and replaces a defective line existing in the memory array by the other line including a redundancy line.例文帳に追加

冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。 - 特許庁

To provide an integrated circuit in which a manufacturing cost is reduced and storage density is further increased and a device having a memory array and propose its programming method.例文帳に追加

製造コストが低減されるとともに、記憶密度をさらに増大させる集積回路やメモリアレイを有するデバイスを提供し、そのプログラム方法を提案する。 - 特許庁

A control circuit directly writes the outside depth information in the memory cell array, or outputs it to the information changing circuit based on a first control signal.例文帳に追加

第１制御信号に基づき、制御回路は外部深さ情報を直接前記メモリセルアレイに書込んだり、或いは情報変更回路に出力する。 - 特許庁

Thereby, in the orthogonal memory cell array (110), the effective data can be stored in different entries according to the bit width of the effective data.例文帳に追加

これにより、直交メモリセルアレイ（１１０）においては、有効データのビット幅に応じて異なるエントリに有効データをそれぞれ格納することができる。 - 特許庁

Each of program units PU0-PU2 arranged being adjacent to a memory cell array 10 stores every one bit of redundancy information required for replacement relieving.例文帳に追加

メモリアレイ１０に隣接して配置されたプログラムユニットＰＵ０〜ＰＵ２の各々は、置換救済に必要な冗長情報の１ビットずつを記憶する。 - 特許庁

An input/output control circuit 20 is formed along one side of a memory cell array 17 disposed between a data input pad 11 and a data output pad 14.例文帳に追加

データ入力パッド１１とデータ出力パッド１４との間に配置されたメモリセルアレイ１７の一方の側に、入出力制御回路２０を形成している。 - 特許庁

A plurality of memory cell array regions 3 are arranged on a semiconductor substrate of a DRAM in matrix respectively apart in a line-column direction.例文帳に追加

ＤＲＡＭにおいて、複数のメモリセルアレイ領域３は、半導体基板上に、行方向と列方向とにそれぞれ間隔を隔ててマトリックス状に配置される。 - 特許庁

Therefore, a system LSI in which current consumption in the memory array is reduced can be realized by performing fine clock control.例文帳に追加

したがって、きめ細かなクロック制御を行なうことによりメモリアレイにおける消費電流が低減されたシステムＬＳＩを実現することが可能となる。 - 特許庁

The multilevel array is used for storing high density data, in which read speed is not essential such as storing an operation code of a system, including a memory device.例文帳に追加

マルチレベルアレイは、例えばメモリデバイスを含むシステムの動作コードの記憶のような読出しスピードが重要ではない高密度データの記憶に使われる。 - 特許庁

The rewriting control unit 120 interrupts the control flow for each time when one divided control flow is completed, and makes the memory array 130 readable.例文帳に追加

書き換え制御部１２０は、１つの分割制御フローが完了する毎に制御フローを中断し、メモリアレイ１３０を読み出し可能な状態にする。 - 特許庁

Since the memory can carry out the reading of data without providing access transistors ATRs corresponding to respective tunnel magneto resistance elements TMRs, the array area can be miniaturized.例文帳に追加

各トンネル磁気抵抗素子ＴＭＲに対応してアクセストランジスタＡＴＲを設けることなくデータ読出を実行できるので、アレイ面積を小型化できる。 - 特許庁

To provide a semiconductor device, reducing a test time for outputting a result of comparing a data pattern for testing with a data read out from a memory cell array.例文帳に追加

テスト用のデータパターンとメモリセルアレイから読み出したデータとの比較結果を出力するテスト時間を短縮する半導体記憶装置を提供する。 - 特許庁

Block selection information RDATA which indicates necessity or needlessness of refresh in the block unit of a memory cell array is stored in latch means 20-1, 20-2.例文帳に追加

ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁

To provide a device for achieving broadcasting in a disk array controller where a plurality of processors and a shared memory are connected like a star.例文帳に追加

複数のプロセッサと共有メモリとの間をスター状に接続したディスクアレイ制御装置において、ブロードキャストを可能にする装置を提供することにある。 - 特許庁

To provide a one-dimensional MFA (modified Faddeeva algorithm) systolic array which reduces the memory for storing input/output data by making a matrix size of computation variable to equalize the load.例文帳に追加

演算する行列サイズが可変とし負荷を均一化し、入出力データを蓄積するメモリを減らすＭＦＡ１次元シストリックアレイの提供。 - 特許庁

A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.例文帳に追加

ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

To provide a semiconductor memory device in which influence of a sneak current at reading can be excluded, and the area of a reference cell array can be reduced.例文帳に追加

読み出し時におけるまわりこみ電流の影響を排除できるとともに、リファレンスセルアレイの面積を削減できる半導体記憶装置を提供すること。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

A P channel MOS transistor G1 is a switch for supplying and cutting off a power source, and inserted in a path supplying a power source to a memory cell array.例文帳に追加

ＰチャネルＭＯＳトランジスタＧ１は、本発明の電源供給遮断用スイッチであり、メモリセル・アレイに電源を供給する経路に挿入されている。 - 特許庁

The global decoder 71 comprises a first logic block 96 receiving an address specifying input 101 and outputting a signal for selecting individual column 12C of a memory cell of the SRAM array 99.例文帳に追加

グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)のメモリセルの個々の列(12)を選択するための信号を出力する第1の論理ブロック(96)を含む。 - 特許庁

A silicon nitrided film 11 by plasma CVD is formed covering the memory cell array, and silicon nitrided films 12a and 12b are formed as inter-layer insulating films thereupon.例文帳に追加

メモリセルアレイを覆ってプラズマＣＶＤによるシリコン窒化膜１１が形成され、この上に層間絶縁膜となるシリコン酸化膜１２ａ，１２ｂが形成される。 - 特許庁

In this way, word lines WL 0 to 31 of the memory cell array 10 are driven simultaneously by the row decoder 20 and the row decoder 30 for word lines.例文帳に追加

こうして、メモリセルアレイ１０のワード線ＷＬ０〜３１を、ロウデコーダ２０とワード線用ロウデコーダ３０とによって同時に駆動する構成となっている。 - 特許庁

A main word line 4 and a pre-decode line 5 are disposed to extend from the main word decoder 1 to the sub word driver 2_4 of the second memory cell array 3_2.例文帳に追加

メインワード線４およびプリデコード線５は、メインワードデコーダ１から第２のメモリセルアレイ３_２のサブワードドライバ２_４まで延びるように配置されている。 - 特許庁

The resistive cross point memory cell array (12) permits high-density manufacture and high-speed operation by using the isolation diodes (28) having practical dimensions and current density characteristic.例文帳に追加

抵抗性交点メモリセルアレイ(12)は、実用的な寸法と電流密度特性を有する分離ダイオート゛(28)により高密度の製造と高速動作が可能になる。 - 特許庁

METHOD FOR REDUCING STANDBY ELECTRICITY OF INTEGRATED CIRCUIT DEVICE, METHOD FOR OPERATING MEMORY ARRAY WITH CACHE OF INTEGRATED CIRCUIT, AND INTEGRATED CIRCUIT DEVICE例文帳に追加

集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 - 特許庁

Afterwards, contact holes are formed in the memory cell array area and the peripheral area but the interlayer dielectric is thin, the aspect ratio of the contact holes can be reduced.例文帳に追加

その後、メモリセルアレイ領域及び周辺領域にコンタクトホールを形成するが、層間絶縁膜の膜厚が小さいためコンタクトホールのアスペクト比を低減できる。 - 特許庁

An integrated circuit of an nonvolatile memory cell array comprises a dielectric stack layer over a substrate, and an ion implementation region in the substrate under the dielectric stack layer.例文帳に追加

不揮発性メモリセルアレイの集積回路は、基板を覆う誘電体スタック層と、該誘電体スタック層下の該基板内のイオン注入領域とを有する。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, and a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁