「Memory Array」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

To provide an accurate overdrive which stabilizes an internal array voltage, by allowing the amount of overdrive signal to track, for example, process, voltage, and temperature changes in an internal array voltage generator of a semiconductor memory device.例文帳に追加

半導体メモリ装置の内部アレイ電圧発生器において、オーバードライブ信号量が、例えば工程、電圧、温度変化に従うようにして、内部アレイ電圧を安定化させる正確なオーバードライブを提供する。 - 特許庁

The method is for forming an array of floating gate memory cells, provided with the source and drain regions formed in a substrate and with a conductive material block positioned on the source regions, and the array is formed by using this method.例文帳に追加

基体に形成されたソース及びドレイン領域と、そのソース領域上に配置された導電性材料ブロックとを備えたフローティングゲートメモリセルのアレーを形成する方法及びそれにより形成されたアレー。 - 特許庁

A processor array 1 and a buffer 4 are added to the parallel computers, the data is transferred from the memory 3 to the buffer 4 with the M bit width and at a stage that N bits are arranged in the buffer 4, the data is transferred to the processor array 1 with the number of steps of N/M.例文帳に追加

プロセッサアレイ１と、バッファ４とが付加され、メモリ３からバッファ４にデータがＭビット幅で転送され、バッファ４でＮビットが揃った段階で、Ｎ／Ｍのステップ数でプロセッサアレイ１に転送される。 - 特許庁

Furthermore, a target for positioning the nano-meter carbon tube at one time being on a wafer of a large area is achieved, and a nano-meter carbon tube memory and a transistor array are completed by a positioning array system for the catalyst points.例文帳に追加

触媒点の位置配列方式により、更に大面積のウエハー上にあって一回でナノメータカーボンチューブを位置決めする目標を達成し、並びにナノメータカーボンチューブメモリとトランジスタアレイを完成することができる。 - 特許庁

Fuses are disposed on a direct peripheral circuit arranged around memory array areas of a DRAM, thereby making the total number of fuses increase.例文帳に追加

ＤＲＡＭのメモリアレイ領域の周辺に配置された直接周辺回路上にヒューズを配置することにより、ヒューズの総数を増加させる。 - 特許庁

Then, a latch control signal LC is generated by receiving the fall of a one shot pulse, the address is taken into a latch 2 and an access is made to a memory cell array 6.例文帳に追加

次に、ワンショットパルスの立ち下がりを受け、ラッチ制御信号ＬＣを生成してアドレスをラッチ２に取り込んでメモリセルアレイ６にアクセスする。 - 特許庁

To prevent the problem that a memory capacity used for processing a data is insufficient in a TFT array inspection of a large-scale substrate and a high-resolution panel.例文帳に追加

大型基板や高精細パネルのＴＦＴアレイ検査において、データ処理に用いるメモリ容量が不足することによる支障を防ぐ。 - 特許庁

The disk array control device 11 has a cache memory 12 for storing data to be transmitted and received between a host computer 13 and a disclosure 14.例文帳に追加

ディスクアレイ制御装置１１は、ホストコンピュータ１３とディスクエンクロージャ１４との間で送受信されるデータを格納するキャッシュメモリ１２を有する。 - 特許庁

The apparatus and method is for enhancing data writing and retention to a magnetic memory element, e.g., in a non-volatile data storage array.例文帳に追加

不揮発性データ記憶アレイなどにおける磁気メモリ素子に対するデータ書込および保持を向上させるための装置および方法である。 - 特許庁

To provide a device, a circuit and a method for synchronizing input of a data group into a memory cell array and output of a data group to outside the device.例文帳に追加

メモリセルアレイへのデータグループの入力と装置外部へのデータグループの出力を同期させるための装置、回路及び方法が提供される。 - 特許庁

To provide a nonvolatile storage medium in which use efficiency of layout area of a memory array region is improved, and size can be reduced effectively.例文帳に追加

メモリアレイ領域のレイアウト面積の使用効率を高め、サイズを効果的に縮小することのできる不揮発性記憶媒体を提供する。 - 特許庁

A sense node SA is connected to a selected bit line BL of a memory cell array 1 through a NMOS transistor QN1 for clamp and a column 2.例文帳に追加

センスノードＳＡは、クランプ用ＮＭＯＳトランジスタＱＮ１を介し、カラム２を介して、メモリセルアレイ１の選択されたビット線ＢＬに接続される。 - 特許庁

The data receiving unit receives first data to be written into a memory array from the host circuit and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

To provide a reliable resistive non-volatile suitable for a three-dimensionally structured super-high density memory array which does not need an active device.例文帳に追加

アクティブデバイスを必要としない３次元構造超高密度メモリアレイに適した信頼できる抵抗不揮発性を提供することである。 - 特許庁

To provide a refresh circuit which is used to refresh discontinuous sub-arrays or mask them against refresh in an integrated circuit memory array.例文帳に追加

集積回路メモリアレイにおいて、不連続サブアレイをリフレッシュするかまたはリフレッシュからマスクするために用いられるリフレッシュ回路を提供する。 - 特許庁

To provide a non-volatile semiconductor storage that redundant bit lines can be provided in a memory cell array being divided into plural erasing blocks.例文帳に追加

複数の消去ブロックに分割されているメモリセルアレイでのビット線の冗長を可能とする不揮発性半導体記憶装置を提供する。 - 特許庁

The data reception section receives, from the host circuit, first data to be written into a memory array, and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

When data are to be written in a nonvolatile memory cell array 8, the data are first stored in the page buffer 4 consisting of a plurality of pages.例文帳に追加

不揮発性のメモリセルアレイ８にデータを書き込もうとする場合、そのデータは先ず複数ページにより構成されたページバッファ４に格納される。 - 特許庁

Then a latch control signal LC is generated in response to the fall of the one-shot pulse and the address is supplied to a latch 2 to access a memory cell array 6.例文帳に追加

次に、ワンショットパルスの立ち下がりを受け、ラッチ制御信号ＬＣを生成してアドレスをラッチ２に取り込んでメモリセルアレイ６にアクセスする。 - 特許庁

To detect short-circuiting failure in a memory array to be detected originally without causing any failure by off current of a sense amplifier circuit.例文帳に追加

センスアンプ回路のオフ電流により不良を生じさせず、本来検出すべきメモリアレイ内のショート不良を検出することを可能とする。 - 特許庁

The variable write-in current is generated so that variations of coercive force of the memory cell (130) varied conforming to variations of array temperature can be adjusted.例文帳に追加

可変の書込み電流は、アレイの温度が変化するに従い変化するメモリセル(130)の保持力の変化を調整するように生成される。 - 特許庁

The reception beam of a main antenna 1 being a phased array antenna provided with a plurality of antenna elements is digitally converted and then stored in a beam memory 55.例文帳に追加

複数のアンテナ素子を備えるフェーズドアレイアンテナである主アンテナ１の受信ビームをディジタル変換したのち、ビームメモリ５５に記憶させる。 - 特許庁

The memory cell array region is divided in the second direction B, and has a plurality of sector regions 0, 1,... of which the longitudinal direction is the first direction A.例文帳に追加

メモリセルアレイ領域は、第２の方向Ｂで分割され、第１の方向Ａを長手方向とする複数のセクタ領域０，１，…を有する。 - 特許庁

In another embodiment, the image sensor has a sensor array, a data memory and a pixel normalization circuit, all of them formed on a single integrated circuit.例文帳に追加

他の実施例では、画像センサはセンサ配列、データメモリ、及び、画素正規化回路を有し、全ては単一の集積回路上に形成される。 - 特許庁

To provide a semiconductor storage device provided with high power supply ability and capable of effectively widening an element forming region other than a memory cell array.例文帳に追加

高い電源供給能を持ち、メモリセルアレイ以外の素子形成領域を実効的に広げることが可能な半導体記憶装置を得る。 - 特許庁

Striplike areas of the memory cell array extending transversely across the bit lines are reserved by a blocking layer (11) to be occupied by bit line contacts.例文帳に追加

ビット線を横切って走るメモリセルアレイのストリップ状エリアは、ビット線コンタクトによって占有されるように、ブロッキング層（１１）によって、リザーブされる。 - 特許庁

A gate array 43 performs operation by means of hardware according to an FPGA data module stored in an FPGA data memory specified in a shift register 40.例文帳に追加

ゲートアレイ４３は、シフトレジスタ４０に指定されたＦＰＧＡデータメモリに記憶されたＦＰＧＡデータモジュールに従ってハードウェア的に演算を行う。 - 特許庁

The peripheral circuit is constituted so as to access only a region of the memory cell array 11 selected in accordance with the status of the antifuse 53.例文帳に追加

周辺回路は、アンチヒューズ５３の状態に応じて選択されるメモリセルアレイ１１の領域のみにアクセスするように構成されている。 - 特許庁

The array element, if present, specifies the location and size of the program header table itself, both in the file and in the memory image of the program. 例文帳に追加

この配列要素は、もし存在しているならば、ファイルおよびプログラムのメモリイメージ双方におけるプログラムヘッダテーブル自身の位置とサイズを指定する。 - JM

The pair of complementary data bus transmits continuously and alternately even-numbered address data Even and odd-numbered address data Odd read out from a memory cell array.例文帳に追加

相補データバス対は、メモリセルアレイから読出される偶数アドレスデータＥｖｅｎと奇数アドレスデータＯｄｄとを連続して交互に伝送する。 - 特許庁

To provide a semiconductor device capable of suppressing coupling noise between adjacent global bit lines in a memory cell array with hierarchical bit line constitution.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、隣接グローバルビット線間のカップリングノイズを抑制可能な半導体装置を提供する。 - 特許庁

The control circuit is provided with time-out circuits 9A, 10A, and operation of the memory cell array is controlled by this time-out circuit at the read time.例文帳に追加

上記制御回路はタイムアウト回路９Ａ，１０Ａを備え、読み出し時にはこのタイムアウト回路によってメモリセルアレイの動作が制御される。 - 特許庁

To provide a semiconductor integrated circuit in which boosting voltage VPP can be generated responding to voltage used for a memory cell array region.例文帳に追加

メモリセルアレイ領域に使用する電圧に応答して昇圧電圧ＶＰＰを発生することができる半導体集積回路を提供する。 - 特許庁

To disclose a cell that can be used as a dynamic memory cell for storing data used in programming a field programmable gate array (FPGA).例文帳に追加

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をプログラミングする上で使用されるデータを記憶するためのダイナミックメモリセルとして使用可能なセルが開示される。 - 特許庁

To provide a disk array device capable of acceleration in the reproducing processing, attaining the efficient utilization of a cache memory and improving reliability.例文帳に追加

再生処理時の高速化が可能であり、キャッシュメモリの効率的な利用が図れ、信頼性が向上されるディスクアレイ装置を提供すること。 - 特許庁

Also, when these voltage are restored, an output of the word line voltage is stopped until the memory array substrate voltage is raised to a certain extent.例文帳に追加

また、これらの電圧を復帰させる際には、メモリアレイ基板電圧がある程度立ち上がるまでワード線電圧の出力を停止させる。 - 特許庁

The defective line of the spare memory array (SP#0) can be replaced by the normal line in the corresponding plurality of normal sub-arrays (MB#00 to MB#n).例文帳に追加

このスペアアレイ（ＳＰ♯０）の不良ラインは、対応の複数のノーマルサブアレイ（ＭＢ♯００〜ＭＢ♯ｎ）におけるノーマルラインと置換可能である。 - 特許庁

The data mask control part 101 outputs an internal mask signal for controlling data transfer between the memory cell array 11 and a data input/output contact terminal.例文帳に追加

データマスク制御部１０１は、メモリセルアレイ１１とデータ入出力接点とのデータ授受を制御する内部マスク信号を出力する。 - 特許庁

The read out information are latched by the latch circuits 8A, 8B, and by these information, the trimming or redundant processing is carried out to the memory array section 2.例文帳に追加

読み出された情報は、ラッチ回路８Ａ，８Ｂにラッチされ、この情報により、メモリアレイ部２に対するトリミング、冗長処理が行われる。 - 特許庁

The control circuit 17 writes data to a memory cell array 24 on the basis of information stored in the ROM fuse 11 and a data register 22.例文帳に追加

制御回路１７は、ＲＯＭヒューズ１１及びデータレジスタ２２に記憶されている情報に基づいてメモリセルアレイ２４にデータを書き込む。 - 特許庁

To prevent failures caused by the lowering of the etching accuracy in the end region of a memory cell array.例文帳に追加

メモリセルアレイ端の領域のエッチング精度の低下に起因した不良を防ぐことができる半導体記憶装置を提供することを目的としている。 - 特許庁

The first read transfer transistor Qrx1 is used in common between at least two SRAM cells MC1 and MC2 in the memory cell array.例文帳に追加

第１の読み出し転送トランジスタＱｒｘ１は、メモリセルアレイ内の少なくとも２つのＳＲＡＭセルＭＣ１、ＭＣ２の間で共有される。 - 特許庁

To prevent a gate electrode of polysilicon from being charged with electricity in a process where a high-sensitivity semiconductor device which includes a memory array is manufactured.例文帳に追加

メモリ配列を含む高感度半導体装置の製造工程中にゲート電極を構成するポリシリコンなどが荷電するのを防止する。 - 特許庁

The second contact wiring connects the other end of the circuit section and the second wiring at the opposite side of the first contact wiring of the first memory cell array.例文帳に追加

第２コンタクト配線は、第１メモリセルアレイ部の第１コンタクト配線とは反対の側で、回路部の他端と第２配線とを接続する。 - 特許庁

To provide a semiconductor storage device reading and transferring data and threshold voltage information from a memory cell array at a high rate.例文帳に追加

メモリセルアレイからデータ及びしきい値電圧情報を高速に読み出すとともに転送することが可能な半導体記憶装置を提供する。 - 特許庁