「Memory Control Block」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When an error exists, the block number is recorded in the internal memory of the receiver side control section 5 and is recorded in a recording memory 22, then the data for every block having an error is received from a program server via a public channel in order to correct the data.例文帳に追加

エラーがある場合、そのブロック番号を、受信機制御部５内のメモリに記録し、次いで記録メモリ２２に記録したのち、データを修正するために、公衆回線を介して番組サーバと接続し、エラー箇所のブロック毎のデータを取り寄せる。 - 特許庁

When a test command code preset to a microprogram ROM part 11 is executed, execution control of the program is shifted to a test mode memory area block 41, and the functional block 3 to be tested is tested by an access control part 12 and a selector circuit 2 corresponding to an evaluation program written in the test mode memory area block 41.例文帳に追加

予めマイクロプログラムＲＯＭ部１１に設定されたテスト用の命令コードが実行されると、プログラムの実行制御がテストモードメモリエリアブロック４１に移され、テストモードメモリエリアブロック４１に書き込まれている評価用プログラムにしたがって、アクセス制御部１２およびセレクタ回路２によってテスト対象とする機能ブロック３のテストが行われる。 - 特許庁

Each of the first and second memory chips includes an access signal generation block which generates a main access signal for driving access to the main memory and a buffer access signal for driving access to the buffer memory in response to the address and the control signal.例文帳に追加

第１及び第２メモリチップのそれぞれは、アドレス及び制御信号に応答して、メインメモリのアクセスを駆動するメインアクセス信号及びバッファメモリのアクセスを駆動するバッファアクセス信号を発生するアクセス信号発生ブロックを含む。 - 特許庁

A moving vector detecting circuit 12 calculates the residue between a reference block and a retrieval block at a previously set position of a retrieval frame which is read out of a frame memory 2 and outputs it to an operation control circuit 13.例文帳に追加

動きベクトル検出回路１２は、フレームメモリ２から読み出した、基準ブロックと、検索フレームの、予め設定された位置の検索ブロックの残差を演算して、動作制御回路１３に出力する。 - 特許庁

A write control section 14 identifies an evaluation block, corresponding to the pixel evaluation value GH on the basis of a combination of the pixel data and uses the pixel evaluation value GH to update a block evaluation value stored for each evaluation block in an evaluation value memory 15.例文帳に追加

書込制御部１４は、画素データの組合わせから画素評価値ＧＨに対応する評価ブロックを特定し、その画素評価値ＧＨにより、評価値メモリ１５に評価ブロック毎に格納されているブロック評価値を更新する。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

When a control program executed on an optical disk control DSP (digital signal processor) 2a is in an idle state in which an operation such as access to a memory or another block and internal arithmetic operation is not performed, a reset command for shifting a flash memory 2d to a state other than writing or erasure is continuously issued to the flash memory 2d.例文帳に追加

光ディスク制御ＤＳＰ２ａ上で実行されている制御プログラムが、メモリや他のブロックとのアクセスや内部演算などの動作を行っていないアイドル状態のときは、ＦｌａｓｈＭｅｍｏｒｙ２ｄに対してＦｌａｓｈＭｅｍｏｒｙ２ｄを書き込みや消去以外の状態に遷移させるリセットコマンドを発行しつづける。 - 特許庁

In first embodiment, a CPU 11 sets a recording region and a substitution recording region to a nonvolatile memory 17A by a nonvolatile memory control program, when the number of times of writing data in a block of the recording region reaches a threshold value, data recorded in this block is recorded in a substitution block of the substitution recording region.例文帳に追加

第１の実施の形態において、ＣＰＵ１１は、不揮発性メモリ制御プログラムによって不揮発性メモリ１７Ａに記録領域と代替記録領域とを設定し、記録領域のブロックにおけるデータ書込回数が閾値に達すると、このブロックに記録されたデータを代替記録領域の代替ブロックに記録する。 - 特許庁

Thus, the voltage Vneg is applied to all of the control gate, source, drain, and the substrate (well) of all memory cells in the unselected block 1 and are made to be of the same potential.例文帳に追加

こうして、非選択ブロック１内の全メモリセルのコントロールゲート,ソース,ドレインおよび基板(ウェル)の総てに電圧Ｖnegを印加して同電位にする。 - 特許庁

To reduce occupancy area of a redundancy circuit by making apparently a defective block nothing from a user system side and omitting the control, in a flash memory.例文帳に追加

フラッシュメモリにおいて、ユーザシステム側からは見かけ上不良ブロックが存在せず、その管理を省略し、リダンダンシ回路の占有面積の低減を図る。 - 特許庁

When the number of colors in the pixel block of interest is equal to or smaller than a predetermined number, an encoding sequence control unit 110 stores lossless encoded data in a first memory 105.例文帳に追加

符号化シーケンス制御部１１０は、注目画素ブロックの色数が所定数以下の場合には可逆符号化データを第１のメモリ１０５に格納させる。 - 特許庁

A plurality of storage areas that are large enough to write the specific control data group are set within one block of the flash memory in the order of an address (A1 to A16).例文帳に追加

フラッシュメモリの１ブロック内に、前記特定の制御データ群を書込むことのできる大きさの保存領域をアドレス順に複数設定する（Ａ１〜Ａ１６）。 - 特許庁

A writing pulse generation circuit and a delay circuit formed in the control block 50 are shared by the first and second memory cell arrays 10a and 10b.例文帳に追加

また、制御ブロック５０形成された書込パルス発生回路と遅延回路は、第１及び第２のメモリセルアレイ１０ａ及び１０ｂで共用される。 - 特許庁

A register control circuit writes the inhibiting block information into the refresh register in accordance with an input from the outside during the access cycle of any one of the memory blocks.例文帳に追加

レジスタ制御回路は、メモリブロックのいずれかのアクセスサイクル中に、外部からの入力に応じてリフレッシュレジスタに禁止ブロック情報を書き込む。 - 特許庁

The latch functioning block receives a clock signal for generating a control signal which causes input/ output operation to be conducted by triggering the self-timed memory core.例文帳に追加

ラッチ機能ブロックは、セルフタイム式メモリコアをトリガして入出力動作を実行させる制御信号を生成するためのクロック信号を受信する。 - 特許庁

A universal serial bus(USB) memory 4 is connected to a computer body 1 through a USB terminal 41 and controls a USB interface by a USB interface control block 42.例文帳に追加

ＵＳＢメモリ装置４はＵＳＢ端子４１でコンピュータ本体１と接続され、ＵＳＢインタフェース制御部４２でＵＳＢインタフェースを制御する。 - 特許庁

Using the plurality of initialization signals Init, the word signal control circuit B1-1 may be divided, and the memory cell circuit B2-1 may be written, collectively or for each memory cell block.例文帳に追加

このイニシャライズ信号Ｉｎｉｔを複数個用い、ワード信号制御用回路Ｂ１−１を分割しても良く、メモリセル回路Ｂ２−１を一括してあるいはメモリセルブロック毎に書き込んでも良い。 - 特許庁

Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.例文帳に追加

データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁

The semiconductor recorder is constituted of a packet header latch circuit 4 for input packet data, a data memory (RAM) 8 including a plurality of memory areas A to C, block management memories 9 to 11, a control circuit 15 and an address generator 16.例文帳に追加

入力パケットデータのパケットヘッダラッチ回路４、複数のメモリ領域Ａ〜Ｃを含むデータメモリ（ＲＡＭ）８、ブロック管理メモリ９〜１１、制御回路１５およびアドレスジェネレータ１６により構成される。 - 特許庁

When an erasure control signal supplied in accordance with an erasure command indicates a first erasure mode, an erasure selecting circuit selects all memory regions in memory block selected by a first address signal.例文帳に追加

消去選択回路は、消去コマンドに対応して供給される消去制御信号が第１消去モードを示すとき、第１アドレス信号により選択されるメモリブロック内の全メモリ領域を選択する。 - 特許庁

That is, the voltage switching circuit (8) in one memory block generates required internal voltage, the voltage switching circuit provided for the other memory block (MBB) selects either output voltage of one voltage switching circuit or read voltage conforming to switching control signal (SWbgo,/SWbgo).例文帳に追加

すなわち、１のメモリブロックにおける電圧切換回路（８）は、必要な内部電圧を生成し、別のメモリブロック（ＭＢＢ）に対して設けられる電圧切換回路は、１の電圧切換回路の出力電圧と読出電圧の一方を切換制御信号（ＳＷｂｇｏ，／ＳＷｂｇｏ）に従って選択する。 - 特許庁

A first circuit block (word driver group, WDBK) which drives the plurality of word lines is disposed between a second circuit block (phase change type chain cell control circuit, PCCCTL) which drives the first or the second gate lines and the plurality of memory cell groups (memory cell array, MA).例文帳に追加

そして、複数のワード線を駆動する第一の回路ブロック（ワードドライバ群ＷＤＢＫ）は、第一乃至第二のゲート線を駆動する第二の回路ブロック（相変化型チェインセル制御回路ＰＣＣＣＴＬ）と、複数のメモリセル群（メモリセルアレーＭＡ）との間に配置される。 - 特許庁

This storage device is provided with a main recording medium, the nonvolatile memory used as the cache of the main recording medium, and including a fixed area and a nonfixed area according to fixation of the data, and a block control part for controlling a physical block allocated to the nonvolatile memory, by a virtual address.例文帳に追加

主記録媒体、主記録媒体のキャッシュとして使われ、データの固定如何によって固定領域及び非固定領域を含む不揮発性メモリ、不揮発性メモリに割当てられる物理ブロックを仮想アドレスによって管理するブロック管理部と、を備える。 - 特許庁

The memory card 1 has a nonvolatile semiconductor memory in which recorded data are erased at a time in block units of specified data block, a system information storage part in which internal information of the device is recorded, and a control part which controls the semiconductor memory according to commands supplied from the host equipment 2.例文帳に追加

メモリカード１には、記録されているデータが所定のデータ量のブロック単位で一括消去される不揮発性の半導体メモリと、本装置の内部情報が記録されたシステム情報記憶部と、ホスト機器２から与えられたコマンドに基づき、半導体メモリに対する制御を行う制御部とが備えられている。 - 特許庁

When an external address signal MA indicates an address set by the address control circuit, the address is transferred to the redundant memory block and then a defective type of the memory cell is replaced with a spare byte of the memory cell to improve the yield.例文帳に追加

外部アドレス信号（ＭＡ）がアドレス制御回路によって設定されたアドレスと同一であるときには、そのアドレスは冗長メモリ・ブロックに転送され、それによって、メモリ・セルの欠陥バイトは、メモリ・セルのスペア・バイトを用いて代替され、歩留りが改善される。 - 特許庁

The resistance value of a resistor array 7 is set by control from a memory block 10 provided with a memory cell array composed of a read only memory element electrically writable only once to which the information of the resistance value to be an optimum offset voltage is written.例文帳に追加

最適なオフセット電圧となる抵抗値の情報を書き込んだ電気的に一度だけ書き込み可能な読み出し専用のメモリ素子からなるメモリセルアレイを有するメモリブロック１０からの制御により抵抗アレイ７の抵抗値を設定する。 - 特許庁

Because of sharing of a pair of row control circuits 16, the two memory cell blocks 34 can make a footprint of the row control circuit 16 smaller by a portion of a circuit area of the SG transfer gate 46 in comparison with a configuration preparing a pair of row control circuits for each memory cell block 34.例文帳に追加

２個のメモリセルブロック３４は、一対のロウ制御回路１６を共有するため、各メモリセルブロック３４に対して一対のロウ制御回路を設ける構成に比べて、ＳＧトランスファーゲート４６の回路面積分だけロウ制御回路１６の設置面積を小さくできる。 - 特許庁

A controller 50 governing the operation of the snow melting system renews or holds memory of outside temperature stored data Sg based on a control flow constituted of an outside temperature operation block E and a right and wrong deciding block H.例文帳に追加

融雪装置の動作を司る制御装置５０は、外気温演算ブロックＥと正誤判定ブロックＨとから構成される制御フローに則って外気温格納データＳｇを記憶更新あるいは記憶保持する。 - 特許庁

A reception memory 21 once records data outputted from a tuner section 1, a receiver side control section 5 extracts the data for every prescribed block and discriminates the presence of error in each block while managing the number of the blocks sequentially.例文帳に追加

チューナ部１から出力されたデータは、一旦、受信メモリ２１に記録され、受信機側制御部５で、所定ブロック毎に取り出され、順に番号管理しながら、ブロック内のエラー有無の判定を行う。 - 特許庁

A MPU in the electronic control device groups the memory blocks of the flash ROM into low frequency block groups for storing data with a low frequency of writing-in and a high frequency block groups for storing data with a high frequency of writing-in.例文帳に追加

電子制御装置のＭＰＵは、フラッシュＲＯＭの記憶ブロック群を、書込頻度が低いデータ記憶用の低頻度ブロック群と、書込頻度が高いデータ記憶用の高頻度ブロック群とにグループ化する。 - 特許庁

An external memory download address control part 26 outputs a control signal, so as to output only setting data corresponding to a block to be downloaded, while loading a beginning address and successively performing increment.例文帳に追加

外部メモリダウンロードアドレス制御部２６は先頭アドレスをロードし順次インクリメントしながらダウンロード対象ブロックに対応する設定データのみを出力させるように制御信号を出力する。 - 特許庁

A memory control block 104 performs in parallel processing for writing in a system shared memory 105 image data of a current frame imaged by an imaging device 101, a processing for reading image data of a preceding frame stored in the system shared memory 105, and processing for writing in the system shared memory 105 composite image data generated by an image compositing block 103.例文帳に追加

メモリ制御ブロック１０４により、撮像素子１０１で撮像された現フレームの画像データをシステム共用メモリ１０５に書き込む処理と、システム共用メモリ１０５に格納された前フレームの画像データを読み出す処理と、画像合成ブロック１０３で生成された合成画像データをシステム共用メモリ１０５に書き込む処理とをそれぞれ並行して行う。 - 特許庁

The semiconductor memory device is equipped with; a memory cell block equipped with n (natural number) lines of global word line; a sub-word line which is corresponding to each global word line by m (natural number) lines; a word line driving circuit; and a control circuit.例文帳に追加

ｎ(自然数)本のグローバルワードラインを備えるメモリセルブロック、グローバルワードラインのそれぞれにｍ(自然数)本ずつ対応するサブワードライン、ワードライン駆動回路、及び制御回路を備える半導体メモリ装置である。 - 特許庁

A control part 10 obtains effective data holding time by using timers 12, 13, where an ambient temperature is added to elapsed time from the first writing of data to the first block of a flash memory 20 (the nonvolatile memory).例文帳に追加

制御部１０は、タイマ１２，１３を用いて、フラッシュメモリ２０（不揮発性メモリ）の第１のブロックへのデータの最初の書き込みからの経過時間に周囲温度を加味した実効的なデータ保持時間を求める。 - 特許庁

This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加

半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁

This memory system 1 includes: a nonvolatile memory 10 having a plurality of blocks each of which is a unit of data erasure; a measurement part 31 for measuring erasure time when data of each block are erased; and a block control part 30 for writing data supplied from at least the outside into a first block in an empty state of the oldest erasure time.例文帳に追加

メモリシステム１は、データ消去の単位であるブロックを複数個有する不揮発性メモリ１０と、各ブロックのデータが消去された消去時期を計測する計測部３１と、少なくとも外部から供給されるデータを、空き状態でありかつ消去時期が最も古い第１のブロックに書き込むブロック制御部３０とを含む。 - 特許庁

The compressed record data is stored in an FIFO memory 425 from the data transfer control block 424 and transferred to a DECU 41 through a second dedicated bus IB2.例文帳に追加

圧縮記録データは、データ転送制御ブロック４２４からＦＩＦＯメモリ４２５へ格納され、ＤＥＣＵ４１へ第２の専用バスＩＢ２を介して転送される。 - 特許庁

To provide an information processing apparatus, a memory system, and a control method therefor which can more accurately smoothen the frequency of rewriting data to a physical block of a storage medium.例文帳に追加

記憶媒体の物理ブロックに対するデータの書き換え回数をより的確に平滑化することができる情報処理装置、メモリシステムおよびその制御方法を提供する。 - 特許庁

Data required for a line memory control part 302 and an arithmetic interpolation block 303 are selectively provided from each of the memories 306-308 on the basis of the designated magnification.例文帳に追加

ラインメモリ制御部３０２と補間演算ブロック３０３に必要なデータは、指定された倍率に基づいてそれぞれのメモリ３０６〜３０８から選んで提供する。 - 特許庁

When an abnormality of a disk device is detected, an abnormality information storage part 21a in a cache memory resident area control part 21 retains an abnormality occurrence disk device and block address.例文帳に追加

キャッシュメモリ常駐領域制御部２１の異常情報記憶部２１ａはディスク装置の異常を検出すると、異常発生ディスク装置及びブロックアドレスを保存する。 - 特許庁

In a control means 1, the fail data are distributed to the memory block of the address group corresponding to the address of the fail data, and writes the same in the address area corresponding to the address.例文帳に追加

制御手段１では、前記フェイルデータを該フェイルデータのアドレスに対応するアドレスグループのメモリブロックに振り分け、該アドレスに対応するアドレス領域に書き込む。 - 特許庁

An SRAM control circuit 145 saves block images in a predetermined range successively read from image data stored in an image memory 130 to an SRAM 150.例文帳に追加

ＳＲＡＭ制御回路１４５は、画像メモリ１３０に格納された画像データから順次読み出された、所定の範囲のブロック画像をＳＲＡＭ１５０に格納する。 - 特許庁

A control block, which has been realized conventionally in an ASIC is taken into a motor-driver and a shift-register, are contained for writing data in a memory comprising various tables.例文帳に追加

従来ＡＳＩＣ内で実現していた制御ブロックをモータ・ドライバ内に取り込み、さらに各種のテーブルを含むメモリにデータを書き込むために、シフトレジスタが含まれる。 - 特許庁

When a deletion command and an address are issued from a host system 300 and it is detected that the address designates a boot block, the boot block flash memory control circuit 303 outputs the address of the boot block and a deletion command for deleting a plurality of boot blocks.例文帳に追加

ブートブロックフラッシュメモリ制御回路３０３は、ホストシステム３００から消去コマンドおよびアドレスが発行されたときに、そのアドレスがブートブロックを指定していることを検出すると、複数のブートブロックの消去を行うためにブートブロックのアドレスおよび消去コマンドを出力する。 - 特許庁

In the memory control device, a logical address (log) assigned to a physical block and a physical address (next_p) of the physical block to which the logical address (log+1) next to the logical address (log) is assigned are stored in a redundant region of the page 1 in each physical block in a flash EEPROM 12.例文帳に追加

フラッシュＥＥＰＲＯＭ１２内の各物理ブロック内のページ１の冗長領域には、当該物理ブロックに割り当てられた論理アドレス（ｌｏｇ）と、当該論理アドレス（ｌｏｇ）の次の論理アドレス（ｌｏｇ＋１）が割り当てられている物理ブロックの物理アドレス（ｎｅｘｔ＿ｐ）とが格納されている。 - 特許庁