「Memory chips」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a memory module for preventing characteristics from being deteriorated by mounting twice as many semiconductor memory chips as that in conventional specifications.例文帳に追加

従来の仕様に対して２倍の半導体記憶チップを搭載することが可能となり、特性を悪化させることのないメモリモジュールを提供する。 - 特許庁

The stacked semiconductor memory device comprises a plurality of memory chips that are stacked on a processor chip; a plurality of penetration electrodes (TSV); and an input/output buffer.例文帳に追加

積層半導体メモリ装置は、プロセッサチップの上部に積層された複数のメモリチップ、複数の貫通電極（ＴＳＶ）及び入出力バッファを含む。 - 特許庁

To provide a nonvolatile semiconductor memory deice capable of copying data between chips at high-speed.例文帳に追加

チップ間でデータのコピーを行うとき、高速なデータコピーが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The memory BIST circuits 4 are electrically connected to contact pads 7 of the semiconductor chips 2 by wiring 9.例文帳に追加

このメモリＢＩＳＴ回路４は半導体チップ２のコンタクトパッド７とを配線９によって電気的に接続する。 - 特許庁

A plurality memory chips (3, 4) that a data processor (2) accesses in parallel are mounted to a module substrate in a stack state.例文帳に追加

データプロセッサチップ（２）が並列アクセスする複数個のメモリチップ（３，４）をモジュール基板にスタック状態で搭載する。 - 特許庁

A plurality of memory chips laminated in the same package for example, have respective chip address discrimination circuits 150.例文帳に追加

たとえば、同一パッケージ内に積層された複数のメモリチップは、それぞれ、チップアドレス識別回路１５０を備える。 - 特許庁

Thus, the control device may substitute a chip for the other chips in order to relieve the writing errors occurred in one of the non-volatile memory devices.例文帳に追加

一つの不揮発性記憶装置で発生した書込みエラーの救済にチップ間代替が可能になる。 - 特許庁

To provide a memory board test device which can perform a test by applying a test pattern signal from any connection part side in a memory board having such a structure that a plurality of memory chips are incorporated, these memory chips are connected in parallel and both ends of these connection lines being connected in parallel are connected to the connection parts of one side and the other side.例文帳に追加

複数のメモリチップを搭載し、これら複数のメモリチップを並列接続し、この並列接続した接続線の両端を一方と他方の接続部に接続した構造のメモリボードにおいて、何れの接続部側からでも試験パターン信号を印加して試験を行うことができるメモリボード試験装置を提供する。 - 特許庁

This semiconductor memory card includes: a plurality of semiconductor memory chips; a controller chip which controls the plurality of semiconductor memory chips; and a substrate mounted with the plurality of semiconductor chips on one surface and the controller chip mounted on the other surface corresponding to a position in which the external force of the first surface is concentrated.例文帳に追加

本発明の実施の形態に係る半導体メモリカードは、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を備える。 - 特許庁

During a test in a wafer state, the electric power and the test start signal are supplied from the wireless receiving circuit 2 through a wiring between chips, the all non-volatile memory chips 3 on the wafer 1 execute simultaneously the test by the self-diagnosis test circuit, respective non-volatile memory chips 3 write the test result in the self-memory region.例文帳に追加

ウェーハ状態でのテスト時に、無線受信回路チップ２からチップ間配線を介して電力および試験開始信号の供給を受けて、ウェーハ１上の総ての不揮発性メモリチップ３が、自己診断試験回路によるテストを同時に実行し、それぞれの不揮発性メモリチップ３が、自身のメモリ領域にそのテストの結果を書き込む。 - 特許庁

Module covers 12 and 13 are mounted on a memory module 10 composed of memory chips 11 and other chips mounted on a rectangular board, made of material such as metal or the like of high thermal conductivity, and formed of plate-like member bonded to the parts.例文帳に追加

モジュールカバー１２、１３は長方形の基板にメモリーチップ１１やその他のチップ部品を搭載したメモリーモジュール１０に装着され、金属などの熱伝導率の高い材料からなり、部品に接着される板状の部材からなる。 - 特許庁

To allow each memory array to operate independently, and eliminate bus arbitration between a plurality of CPU chips when memories are integrated by providing a plurality of memory arrays in one chip in a system in which the plurality of CPU chips use a plurality of memories.例文帳に追加

複数のＣＰＵで複数のメモリを使用するシステムにおいて、１チップに複数のメモリアレイを持たせてメモリを統合する場合、各メモリアレイ毎に独立の動作が可能であり、且つＣＰＵ間でのバス調停を不要にする。 - 特許庁

The plurality of semiconductor memory chips are stacked on a first main face of a wiring substrate, also an interposer chip is stacked on the plurality of semiconductor memory chips, and further a semiconductor controller chip is stacked on the interposer chip.例文帳に追加

配線基板の第１の主面上に、複数の半導体メモリチップを積層するとともに、前記複数の半導体メモリチップ上にインターポーザチップを積層し、さらに前記インターポーザチップ上に半導体コントローラチップを積層する。 - 特許庁

To provide a semiconductor memory in which replacement can be performed by the other redundant memory cell even when defect is found in a redundant memory cell replaced for a defective memory cell, and yield in manufacturing chips can be improved.例文帳に追加

不良メモリセルに置き換えた冗長メモリセルに不良が認められた場合でも、さらに他の冗長メモリセルで置き換えることができ、チップ製造歩留まりを向上させることが可能な半導体記憶装置の実現を課題とする。 - 特許庁

In a memory device 10, memory chips 27 can be attached or detached to/from a plurality of mounting parts 22 provided on a housing 11 attached to a host device 1, and the housing 11 with the memory chips 27 attached thereto is inserted into the insertion slot 2 of the host device 1 with a terminal part 13 as an insertion end.例文帳に追加

メモリ装置１０は、ホスト機器１に装着される筐体１１に複数設けられた装着部２２に対して、メモリチップ２７を着脱可能とし、メモリチップ２７が装着された筐体１１を端子部１３を挿入端としてホスト機器１の挿入口２に挿入される。 - 特許庁

To provide a semiconductor device in which high-frequency chips, memory chips, and the like, are mixed-mounted in the same package, and the effects of a high frequency noise and a power source variation noise are controlled.例文帳に追加

高周波用チップとメモリチップ等とを同一パッケージ内に混載し、高周波ノイズによる影響及び電源変動ノイズによる影響を抑制した半導体装置を提供する。 - 特許庁

To reduce an occupied area of a memory part which stores identification information for respectively identifying a plurality of semiconductor chips.例文帳に追加

複数の半導体チップを各々識別するための識別情報を記憶する記憶部の占有面積を低減する。 - 特許庁

Replacement information additional load sections 103 and 203 receive additional replacement information from the outside of memory chips 100 and 200.例文帳に追加

置換情報追加ロード部１０３および２０３は、追加置換情報をメモリチップ１００および２００の外部から受ける。 - 特許庁

To reduce the power consumption of a semiconductor device provided with a plurality of chips of a semiconductor memory device provided with a DLL circuit.例文帳に追加

ＤＬＬ回路を備えた半導体記憶装置のチップを複数備えた半導体装置の消費電力の低減。 - 特許庁

To provide a semiconductor integrated circuit device that suppresses a production cost and allows a number of semiconductor memory chips to be mounted.例文帳に追加

製造コストを抑えつつ、複数の半導体メモリを搭載出来る半導体集積回路装置を提供すること。 - 特許庁

To facilitate switching of an I/O structure in a semiconductor memory device configured with a plurality of core chips and an interface chip.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、Ｉ／Ｏ構成の切り替えを容易とする。 - 特許庁

The substance to be measured of each of the chips 2 is imaged by an imaging element 4 through the lens 3 to be stored in a data memory 5.例文帳に追加

チップ２の被測定物質は、レンズ３を介して撮像素子４により撮像され、データメモリ５に格納される。 - 特許庁

To reduce the number of read-write buses and the length of wiring in a semiconductor device in which a plurality of memory chips are stacked.例文帳に追加

複数のメモリチップが積層された半導体装置においてリードライトバスの本数及び配線長を削減する。 - 特許庁

To provide a semiconductor device that can have larger memory capacity than conventional chips without increasing the chip size.例文帳に追加

チップサイズを大きくしないで記憶容量を従来以上に増加させることのできる半導体装置を提供する。 - 特許庁

A CPU 101 determines whether each of memory chips 491Y, 491M, 491C, 491K is normal by CRC checking, reading checking and writing checking.例文帳に追加

ＣＰＵ１０１は、各メモリチップ４９１Ｙ，４９１Ｍ，４９１Ｃ，４９１Ｋに対して、ＣＲＣチェック、読出チェック、書込チェックにより正常か否かを判定する。 - 特許庁

To provide a multi-channel flash memory system using a plurality of flash memory chips and having an increased overall bandwidth, and a programming method therefor.例文帳に追加

複数個のフラッシュメモリチップを使用する多チャンネル（multi-channel）方式のフラッシュメモリシステムで、全体帯域幅を向上させるフラッシュメモリシステム及びそのプログラム方法を提供する。 - 特許庁

Thus, in the semiconductor device which includes the plurality of memory chips, since the number of banks recognizable to a controller increases, the memory access efficiency can be improved.例文帳に追加

これにより、複数のメモリチップから構成される半導体装置において、コントローラから認識されるバンク数が増加することから、メモリアクセス効率を向上させることができる。 - 特許庁

Only when the control signal is inputted to the nonvolatile memory through both inverter circuits of the chips 12 and 13, the control signal becomes a normal signal to the nonvolatile memory.例文帳に追加

上記制御信号は、チップ１２・１３の両方のインバータ回路を介して不揮発性メモリに入力された場合のみ、不揮発性メモリに対して正常な信号となる。 - 特許庁

To provide a semiconductor memory device and storage control method capable of increasing storage speed in storing information in a plurality of semiconductor memory chips in parallel.例文帳に追加

複数の半導体メモリチップに対して並行して情報を記憶する際の記憶速度を高速化させることができる半導体メモリ装置及び記憶制御方法を得る。 - 特許庁

A basic circuit block comprises a logical circuit, a memory circuit, or a circuit of a pair of the logical circuit; and the memory circuit is formed on each surface of semiconductor chips 1.例文帳に追加

各半導体チップ１の表面にそれぞれ、論理回路、メモリ回路または論理回路とメモリ回路とを組み合わせた回路からなる基本回路ブロックが形成されている。 - 特許庁

The second storage area is not affected by breakage of the nonvolatile memory chips belonging to the first storage area, nor the first storage area by breakage of the nonvolatile memory chips belonging to the second storage area.例文帳に追加

上記第１格納領域に属する不揮発性メモリチップの破損によって上記第２格納領域は影響されないし、上記第２格納領域に属する不揮発性メモリチップの破損によって上記第１格納領域は影響されない。 - 特許庁

To provide semiconductor storage devices, which are formed thin, while two memory chips are used and are superior in general-purpose properties, a memory module, which can be increased the memory capacity per unit volume and is enabled a high-density mounting, and a memory module which is satisfactory in operability.例文帳に追加

２つのメモリチップを用いつつ、その厚みを薄く形成し、汎用性に優れた半導体記憶装置、及び単位体積当たりの記憶容量の増大と、高密度実装が可能なメモリモジュール、使い勝手のよいうメモリモジュールを提供する。 - 特許庁

This nonvolatile semiconductor memory card using a nonvolatile semiconductor memory comprises an external connecting terminal 35, a plurality of nonvolatile semiconductor memory chips 32 for storing data, one semiconductor memory chip 33 for storing directory information and a control circuit chip 34 for controlling the interface with the outside and each of the chips 32, 33.例文帳に追加

不揮発性半導体メモリを用いた不揮発性半導体メモリカードにおいて、外部接続端子３５と、データを記憶する複数個の不揮発性半導体メモリチップ３２と、ディレクトリ情報を記憶する１つの半導体メモリチップ３３と、外部とのインターフェイス及び各チップ３２，３３を制御するための制御回路チップ３４とを備えている。 - 特許庁

When writing data in the memory module while setting a page size lager than the prescribed page size as an access unit, the controller respectively provides an independent memory control signal which is not included in a common signal including the data and an address to each of the flash memory chips and performs control to write the data at the same address of each of the flash memory chips.例文帳に追加

前記コントローラは、前記メモリモジュールに対して前記所定のページサイズを超えるページサイズをアクセス単位としてデータを書き込む場合に、前記データ及びアドレスを含む共通信号に含まれない独立のメモリ制御信号を前記各フラッシュメモリチップのそれぞれに供給し、前記各フラッシュメモリチップの同一アドレスにデータを書き込むように制御する。 - 特許庁

The memory card 1A includes: a wiring board 2; four memory chips M1 to M4 stacked on a main surface of the wiring board; and a controller chip 3 and an interposer 4, both mounted on a surface of the memory chip M4 of the uppermost layer.例文帳に追加

メモリカード１Ａは、配線基板２とその主面上に積層された４枚のメモリチップＭ１〜Ｍ４と最上層のメモリチップＭ４の表面上に実装されたコントローラチップ３およびインターポーザ４とを備えている。 - 特許庁

The buffered command/address signal is supplied to the memory chips 200, and the control signal is supplied to the data register buffers 300.例文帳に追加

バッファリングされたコマンド／アドレス信号は、メモリチップ２００に供給され、コントロール信号はデータレジスタバッファ３００に供給される。 - 特許庁

In a flash memory of DDP structure, a chip control circuit 16a is provided in two semiconductor chips respectively.例文帳に追加

ＤＤＰ構造のフラッシュメモリにおいて、２つの半導体チップにはチップ選択制御回路１６ａがそれぞれ設けられている。 - 特許庁

Each of the memory chips 2A, 2B is arranged so as to exchange data with an external unit of a system through the microcomputer chip 2C.例文帳に追加

メモリチップ２Ａ、２Ｂのそれぞれは、マイコンチップ２Ｃを通じてシステムの外部とデータのやり取りを行うように構成されている。 - 特許庁

To provide a semiconductor memory device comprising a plurality of core chips and an interface chip, which allows reduction in the minimum issue interval for the refresh command.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置においてリフレッシュコマンドの最短発行間隔を短縮する。 - 特許庁

Therefore, it is possible to accurately and easily diagnose which of the IC chips 12-14 and the memory 21 breaks down.例文帳に追加

従って、ＩＣチップ１２〜１４及びメモリ２１の何れが故障しているのかを的確且つ簡易に診断することができる。 - 特許庁

To provide a liquid crystal display device capable of displaying an image in full color and in full animation even when the number of memory chips is small.例文帳に追加

メモリの個数が少ない場合であってもフルカラー及びフル動画表示をすることができる液晶表示装置の提供。 - 特許庁

The wiring lengths between the driver chip 12 and the respective memory chips 13-1 to 13-6 are made uniform by the wiring within the interposer board 14.例文帳に追加

インタポーザ基板１４内の配線によって、ドライバチップ１２と各メモリチップ１３−１〜６との間の配線長を揃えられる。 - 特許庁

The memory circuit 1000 is electrically connected to the logic circuit 3000 by an interface layer 1200 being provided over a plurality of chips.例文帳に追加

メモリ回路は、複数のチップに渡っての受けられたインターフェース層１２００によって、ロジック回路との電気的接続をとる。 - 特許庁

The shape-memory ceramics 10 is constituted by heating two glass chips 12, 14 different in composition, such as soda-lime glass and Pyrex glass (borosilicate glass), to a temp. of not less than the softening point to weld the chips.例文帳に追加

ソーダ石灰ガラスとパイレックスガラス（ほうけい酸ガラス）のように種類の異なるの２枚のガラス片１２、１４を、軟化点以上に熱して溶着することにより、形状記憶セラミックス１０を構成する。 - 特許庁

A memory BIST circuit 4 where semiconductor chips 2 are used for a die sorting test, and contact pads 8 exclusive for testing are formed on dicing regions 3 separating the adjacent semiconductor chips 2.例文帳に追加

隣接する半導体チップ２間を分離するダイシング領域３上に、前記半導体チップ２をダイソート・テストに使用するメモリＢＩＳＴ回路４およびそのテスト専用コンタクトパット８を形成する。 - 特許庁