「Memory chips」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

This memory module 3 consists of a memory controller 3a and memories 4 to 7 and has a configuration in which the semiconductor chips of the memories 4 to 7 are laminated on the semiconductor chip of the controller 3a.例文帳に追加

メモリモジュール３は、メモリコントローラ３ａ、およびメモリ４〜７からなり、メモリコントローラ３ａの半導体チップ上に、メモリ４〜７の半導体チップが積層された構成となっている。 - 特許庁

As the common information accumulated in the memory-chip data base 100 specializing in the SiP, there can be allowed the specifications associated with not only the memory LSIs but also a plurality of semiconductor chips including the SoCs.例文帳に追加

ＳｉＰ特化メモリチップデータベース１００に蓄積する共有情報としては、メモリＬＳＩのみでなく、ＳｏＣを含む複数の半導体チップについての仕様であってもよい。 - 特許庁

Because a plurality of data input/output lines are connected to individual memory chips as above, a load exerted on each channel can be reduced without using memory buffers.例文帳に追加

このように、複数のデータ入出力配線がそれぞれ個別のメモリチップに接続されていることから、メモリバッファを用いることなく、各チャネルにかかる負荷を低減することが可能となる。 - 特許庁

When a flash memory of dual work is constituted using two chips of the memory device, the input buffer 13 and an address signal A19 processing logic circuit 14 are set to a enable-state.例文帳に追加

同記憶装置を２チップ用いて、デュアルワークのフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がイネーブル状態に設定される。 - 特許庁

To provide a memory circuit which can detect a transfer error of an address between chips without increasing the amount of output data.例文帳に追加

出力するデータ量を増加させることなく、チップ間のアドレスの転送誤りを検出することができるメモリ回路を提供すること - 特許庁

To provide a multilayer semiconductor memory apparatus in which yield of chips can be improved without making wiring and components complicated.例文帳に追加

配線や部品を複雑化することなくチップの歩留まりを向上することのできる積層型の半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory for reducing the writing time of data in a plurality of chips and a method for manufacturing it.例文帳に追加

複数のチップに対するデータの書き込み時間を低減することが可能な半導体記憶装置及びその製造方法を提供する。 - 特許庁

Memory chips monitor a reflection wave obtained when data is outputted to each data transmission line so that the length of the line is measured.例文帳に追加

メモリチップは、データ伝送線にデータを出力した際に得られる反射波をモニタすることにより、データ伝送線の長さを計測する。 - 特許庁

To provide a semiconductor memory provided with an auto-power down circuit which can give sufficient stress to chips in performing a stress test.例文帳に追加

ストレステスト実施時にチップに十分なストレスを与えることのできるオートパワーダウン回路を備えた半導体記憶装置を提供する。 - 特許庁

Semiconductor memory chips are manufactured in cleanroom environments because the circuitry is so small even tiny bits of dust can damage it. 例文帳に追加

半導体記憶チップはクリーンルーム環境で製造される。この回路は非常に小さいのでほこりの一粒でも被害を与えるからである。 - コンピューター用語辞典

To provide a memory error correction method which allows a general inexpensive memory module to be used and allows data to be written per byte without preread and is capable of correction in the case of the occurrence of a fault in one of memory chips constituting the memory module and to provide a memory controller using this method.例文帳に追加

一般の安価なメモリモジュールを使用でき、また、先読みをすることなくバイト単位での書込みを行うことができ、また、メモリモジュールを構成する１つのメモリチップが故障した場合に訂正が可能なメモリの誤り訂正方法及びそれを用いたメモリコントローラを提供することを目的とする。 - 特許庁

To provide a semiconductor device where increase of the number of terminals for testing a memory unit can be suppressed in the semiconductor device composed by integrating a plurality of chips containing at least a memory chip and a logic chip for controlling the memory chip into one package.例文帳に追加

メモリチップと該メモリチップを制御するロジックチップを少なくとも含む複数のチップを１パッケージ化した半導体装置において、メモリ単体検査のための端子数増加を抑制できる半導体装置を提供する。 - 特許庁

Each of the first and second memory chips includes an access signal generation block which generates a main access signal for driving access to the main memory and a buffer access signal for driving access to the buffer memory in response to the address and the control signal.例文帳に追加

第１及び第２メモリチップのそれぞれは、アドレス及び制御信号に応答して、メインメモリのアクセスを駆動するメインアクセス信号及びバッファメモリのアクセスを駆動するバッファアクセス信号を発生するアクセス信号発生ブロックを含む。 - 特許庁

The manufacturing method of a sheet with built-in IC chips, which embeds threads having IC chips with a built-in multi-bit memory and an antenna wire in paper, cuts the threads between adjacent IC chips by means of a cutting means.例文帳に追加

複数ビットのメモリを内蔵し、かつ、アンテナ配線を備えたＩＣチップを有するスレッドを、紙に抄き込むＩＣチップ内蔵シートの製造方法において、切断手段を用いて、隣接するＩＣチップの間でスレッドを切断することを特徴とするＩＣチップ内蔵シートの製造方法である。 - 特許庁

To provide a semiconductor device capable of improving performance by mounting a plurality of memory chips and a controller chip on a substrate, and providing a chip layout reducing the length of wiring among chips.例文帳に追加

基板上に複数のメモリチップとコントローラチップを搭載した半導体装置において、チップ間の配線を短縮するチップレイアウトを実現して性能向上を実現することができる半導体装置を提供する。 - 特許庁

This allows the memory chip 103 and ASIC 104 to mount the wiring chips 102 on the wiring chips 102 at a high density, and to also realize a high speed because the wiring distances are short.例文帳に追加

これにより、記憶装置チップ１０３及びＡＳＩＣ１０４が配線チップ１０２を配線チップ１０２上に高密度実装することができると共に、その配線距離も短くなるため高速化も実現される。 - 特許庁

A card body (semiconductor package) 2 of a memory card includes a wiring board, a plurality of silicon chips mounted on a main surface thereof, and a molding resin sealing the main surface of the wiring board and the silicon chips.例文帳に追加

メモリカードのカード本体（半導体パッケージ）２は、配線基板と、その主面上に実装された複数枚のシリコンチップと、配線基板の主面およびシリコンチップを封止するモールド樹脂とを含んで構成されている。 - 特許庁

By constituting this semiconductor device by a circuit pattern 23 provided with a plurality of mounting areas, circuit elements (memory chips 27) respectively fixed to the front and back surfaces of the circuit pattern 23 and insulating resin 30 for sealing the circuit pattern 23 and the memory chips 27, a mounting area is reduced.例文帳に追加

複数の実装領域を有する回路パターン２３と、当該回路パターン２３の表裏面にそれぞれ固着された回路素子（メモリチップ２７）と、前記回路パターン２３及び前記メモリチップ２７を封止する絶縁性樹脂３０とで半導体装置を構成することで、実装面積を低減化する。 - 特許庁

Memory chips MEM_A and MEM_B are laminated on a logic chip LOG, and the transmission and reception of commands, addresses, data etc. between the chip LOG and the memory chips MEM_A and MEM_B are performed by wireless communication using inductive coupling transmission terminal groups 211, 214, 218 and 219, and inductive coupling reception terminal groups 212, 213, 215 to 217.例文帳に追加

論理チップＬＯＧ上に、メモリチップＭＥＭ＿Ａ，ＭＥＭ＿Ｂを積層し、ＬＯＧとＭＥＭ＿Ａ，ＭＥＭ＿Ｂ間とのコマンド、アドレス、データ等の送受信を誘導結合送信端子群２１１，２１４，２１８，２１９および誘導結合受信端子群２１２，２１３，２１５〜２１７を用いた無線通信によって行う。 - 特許庁

In a memory card of a type where a memory body 4 having a wiring board 4a and semiconductor chips mounted on a main surface thereof is held between a first case 2a and a second case, the memory body 4 is smaller in plan outline than a half of the memory card.例文帳に追加

配線基板４ａとその主面上に実装された半導体チップとを有するメモリ本体４を第１ケース２ａおよび第２ケースで挟み込むようにして保持するタイプのメモリカードにおいて、平面外形がメモリカードの平面外形の半分よりも小さいメモリ本体４を用いる。 - 特許庁

The IC chips include controllers 10_1-10_3, respectively, for controlling operations of the IC tag modules and memory units 11_1-11_3 constituted of nonvolatile memories.例文帳に追加

各ＩＣチップはＩＣタグモジュールの動作を制御する制御部１０_１〜１０_３と不揮発性のメモリからなるメモリ部１１_１〜１１_３とを有する。 - 特許庁

Moreover, data processing circuits for each color 70R, 70G, and 70B have three pieces of memory chips for storing display data for three pixels, respectively.例文帳に追加

また各色のデータ処理回路７０Ｒ，７０Ｇ及び７０Ｂは、３画素分の表示データを格納するために３個のメモリを夫々有している。 - 特許庁

The heating elements 9 are connected to second wiring layers 10 different from the wiring layer 5 and are provided to correspond to the memory chips 6.例文帳に追加

加熱素子９は、配線層５とは異なる第２の配線層１０に接続されているとともに、メモリ素子６に対応して設けられている。 - 特許庁

To effectively use a board space by reducing the number of vias used for wiring between chips in a memory module, and to improve signal quality.例文帳に追加

メモリモジュールのチップ間配線に使用されるバイアの数を削減し、基板スペースの有効利用を図るとともに、信号品質を向上させること。 - 特許庁

The communication chip 51 is connected in loop shape with memory chips 53-0, 53-1, 53-2, 53-3 through buses B0, B1, B2, B3, B4 so that data are sequentially transmitted in one direction.例文帳に追加

通信チップ51はバスB0,B1,B2,B3,B4を介して、メモリチップ53-0,53-1,53-2,53-3と、データが一方向に順次伝送されるように、ループ状に接続されている。 - 特許庁

In the memory chips 27, data reading or writing is controlled by a semiconductor device 12 where a control circuit included in the housing 11 is constructed.例文帳に追加

メモリチップ２７は、筐体１１に内蔵された制御回路が構成された半導体素子１２により、データの読出及び書込が制御される。 - 特許庁

To provide an IC card in which a plurality of chips are mounted like a function processing unit and a memory unit, and having high stress resistance, and to provide its manufacturing method.例文帳に追加

機能処理部とメモリ部のように複数のチップを実装し、高いストレス耐性を有するＩＣカード、及びその製造方法を提供する。 - 特許庁

To provide a simulation method allowing setting of a parameter related to an input/output characteristic on a user side about a memory having a plurality of chips.例文帳に追加

複数のチップを有するメモリについて、入出力特性に関してパラメータをユーザ側で設定可能なシミュレーション方法を提供する。 - 特許庁

To provide a semiconductor memory device capable of identifying chips by assigning a chip address for each chip in various laminated-type multi-chip packages.例文帳に追加

各種の積層型マルチチップパッケージにおいて、各チップにチップアドレスを付して、各チップを区別することができる半導体記憶装置を提供する。 - 特許庁

Each of laminated memory chips 1a-1d has an ID generation circuit 11 for generating discrimination information in accordance with a self manufacturing process.例文帳に追加

積層されたメモリチップ１ａ〜１ｄのそれぞれは、自己の製造プロセスに応じた識別情報を生成するＩＤ生成回路１１を有する。 - 特許庁

The memory module includes a plurality of data connectors 120 provided along a long side of a module substrate 110, memory chips 200 and data register buffers 300 provided on the module substrate 110, data lines L0 connecting the data connectors 120 and the data register buffers 300, and data lines L1 and L2 connecting the data register buffers 300 and the memory chips 200.例文帳に追加

モジュール基板１１０の長辺に沿って設けられた複数のデータコネクタ１２０と、モジュール基板１１０に搭載されたメモリチップ２００及びデータレジスタバッファ３００と、データコネクタ１２０とデータレジスタバッファ３００とを接続するデータ配線Ｌ０と、データレジスタバッファ３００とメモリチップ２００とを接続するデータ配線Ｌ１，Ｌ２とを備える。 - 特許庁

The information processing units 30A to 30C incorporate a plurality of memory boards equipped with memory chips, and are provided with cooling fans 32A to 32C for air-cooling the inside of the information processing units 30A to 30C.例文帳に追加

情報処理ユニット３０Ａ〜３０Ｃは、メモリチップを備えた複数枚のメモリボードを内蔵すると共に、情報処理ユニット３０Ａ〜３０Ｃ内を風冷する冷却ファン３２Ａ〜３２Ｃを備える。 - 特許庁

To prevent unnecessary stress from being applied to a memory cell in a previously verify-passed chip in a program/program-verify cycle, and a erase/erase-verify cycle in a simultaneous test of plural chips of a non-volatile semiconductor memory.例文帳に追加

不揮発性記憶装置の複数チップにおける同時検査においてプログラム／プログラムベリファイサイクル、イレーズ／イレーズベリファイサイクルで先にベリファイパスしたチップ内のメモリセルに不要なストレスを加えないようにする。 - 特許庁

To enable making into multiple-pin constitution and superior compatibility that can switch types of chips as well as achieve a package of the minimal size, when a memory or a memory logic mixed chip is packaged in a CSP structure.例文帳に追加

メモリまたはメモリ−ロジック混載チップをＣＳＰ構造でパッケージ化するにあたって、多ピン化が図れ、品種切替えも可能で互換性に優れ、またパッケージサイズを必要最小限で構成することができる。 - 特許庁

Each of the memory chips 53-0, 53-1, 53-2, 53-3 carries out corresponding processing when acquiring a command addressed to itself, then eliminates the command addressed to itself and outputs only a command addressed to the memory chip existing in a post-stage, to the post-stage.例文帳に追加

各メモリチップ53-0,53-1,53-2,53-3は、自分宛のコマンドを取得したとき、対応する処理を実行し、その後、自分宛のコマンドを除去し、後段に存在するメモリチップ宛のコマンドのみを後段に出力する。 - 特許庁

The first to N-th semiconductor chips have substantially the same configuration, and each includes an identification flag memory circuit including first to N-th memory units and a plurality of through electrodes connected to the identification flag memory circuit.例文帳に追加

第１乃至第Ｎの半導体チップは同一構成を有し、第１乃至第Ｎの半導体チップの各々は、第１乃至第Ｎの記憶部を有する識別フラグ記憶回路と、該識別フラグ記憶回路に接続される複数の貫通電極とを有する。 - 特許庁

When a memory chip 103 and ASIC 104 are mounted on a wiring chips 102, the shortest distance between the mutual disposition positions of connection pads 110, 116 is obtained and wiring provided at the wiring chips 102 also becomes short by each providing the connection pads 110, 116 along one side to be opposed to the wiring chips 102 in a memory chip 103 and ASIC 104.例文帳に追加

記憶装置チップ１０３及びＡＳＩＣ１０４が配線チップ１０２上に実装したとき、記憶装置チップ１０３及びＡＳＩＣ１０４が配線チップ１０２の互いに対向する一辺に沿って接続パッド１１０、１１６がそれぞれ設けることで、互いの接続パッド１１０、１１６の配置位置が最短距離になると共に、配線チップ１０２に設ける配線も短くなる。 - 特許庁

To provide radio tags which makes work of prescribed processing to dispose IC chips easy, enables to perform the work in a short period and certainly, and improves security to data stored in the memory of IC chips after disposal.例文帳に追加

ＩＣチップに所定の破棄するための処理を施す作業を容易にし、かつ、短時間で確実に行うことができ、破棄後のＩＣチップのメモリに記憶されたデータに対するセキュリティーを向上させた無線タグを提供する。 - 特許庁

To prevent power loss and erroneous operation of chips due to the power loss by reducing peak current to a cell caused by the operation of page buffers in reading a flash memory element.例文帳に追加

フラッシュメモリ素子の読出しに際して、ページバッファの動作によるセルへのピーク電流を減らして、パワーダウン及びそれによるチップの誤動作を防止する。 - 特許庁

To provide a semiconductor device in which a storage capacity is increased due to a plurality of phase-change memory chips that are provided to be laminated in a plurality of layers.例文帳に追加

複数個の相変位メモリ素子が複数層に積層されて設けられることにより記憶容量の増大が図られた半導体装置を提供する。 - 特許庁

The driver chip 12 and memory chips 13-2, 3, 5, 6 are directly mounted on the wiring board 11 and are connected to the wiring within the wiring board 11.例文帳に追加

ドライバチップ１２及びメモリチップ１３−２，３，５，６が、配線基板１１上に直接に搭載されて、配線基板１１内の配線に接続される。 - 特許庁

This allows the system to prevent other memory chips mounted on the integrated circuit device from being damaged by the high voltage inputted through the common pad.例文帳に追加

これにより、集積回路装置に実装された他のメモリチップが共通パッドを通じて入力される高電圧によって損傷されることを防止できる。 - 特許庁

Two chips are connected to the bus 8 of ASIC 1, and accessed to a memory 4 connected to another bus 9 through the inside data or ASIC 1.例文帳に追加

２個のチップがＡＳＩＣ１のバス８に接続され、ＡＳＩＣ１内部データまたはＡＳＩＣ１を介して別のバス９に接続されているメモリ４とアクセスする。 - 特許庁

Through holes 37 are formed in the board body 24 so as to correspond to all memory circuit parts which are formed on all the chips formed on the wafer 1.例文帳に追加

ボード本体２４には、ウェハ１に形成された全てのチップに形成された全てのメモリ回路部に対応して貫通孔３７が形成されている。 - 特許庁

Total length of a data bus can be reduced by contriving the arrangement of a memory cell array arranged around a central region CEN of chips.例文帳に追加

チップの中央領域ＣＥＮの周囲に配置されるメモリアレイの配置を工夫することによりデータバスの総延長を低減させることができる。 - 特許庁