「Memory chips」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To manage scribed tested results of respective chips corresponding to the position of a wafer, even without loading memory which is not required for original functions.例文帳に追加

本来の機能に必要のないメモリを搭載しなくても、スクライブされた各チップのテスト結果をウェハの位置に対応させて管理できるようにする。 - 特許庁

Wiring distance between the data register buffers 300 and the memory chips 200 is reduced, to achieve a very high transfer rate.例文帳に追加

本発明によれば、データレジスタバッファ３００とメモリチップ２００との配線距離が短くなることから、非常に高いデータ転送レートを実現することが可能となる。 - 特許庁

When a sub-array S of some memory block MB is selected, the sub-array S is not selected along one lateral line of semiconductor chips CH, but selected laterally while shifting slantedly.例文帳に追加

あるメモリブロックＭＢのサブアレイＳを選択する場合、サブアレイＳは半導体チップＣＨの横一列に選択されずに、斜め横にずらしながら選択する。 - 特許庁

During a memory access to a respective memory device, each of the multiple controller chips controls a different corresponding portion of the data bus to retrieve data from or store data to the memory device depending on whether the access is a read or write.例文帳に追加

各々の記憶装置へのメモリ・アクセス中に、複数のコントローラ・チップの各々は、データ・バスの異なる対応する部分を制御し、その結果、アクセスが読取りまたは書込みであるか否かに依存して、記憶装置からデータを読み取るか、または、記憶装置にデータを格納する。 - 特許庁

Since a plurality of small memories 23 having independent memory areas as a memory 22 and same size are gathered without scattering memory apparatus chips 20 arranged on one wiring chip 10 and each of them has an independent memory function, miniaturization of the semiconductor apparatus and preventing loss of signal propagation speed are attained efficiently.例文帳に追加

一つの配線チップ１０上に配設される記憶装置チップ２０を点在させることなく、メモリ２２として独立した記憶領域を持つ同一な大きさの複数の小メモリ２３を集合させ、それぞれに独立したメモリ機能を持たせたので、半導体装置の小型化、信号伝播速度をロス防止が効率よく図れる。 - 特許庁

To identify a plurality of laminated memory chips without increasing the number of processes by using a high resistance element in a multichip package which uses a resistance change type memory element for a cell.例文帳に追加

本発明は、抵抗変化型メモリ素子をセルに用いたマルチチップパッケージにおいて、高抵抗素子を利用することにより、工程数の増加を必要とすることなく、積層された複数のメモリチップを識別できるようにする。 - 特許庁

Each of the core chips comprises a memory cell array 70, a through electrode TSV1 for data, and an output circuit RBUFO that outputs read data read from the memory cell array 70 to the through electrode TSV1 for data.例文帳に追加

コアチップのそれぞれは、メモリセルアレイ７０と、データ用の貫通電極ＴＳＶ１と、メモリセルアレイ７０から読み出されたリードデータをデータ用の貫通電極ＴＳＶ１に出力する出力回路ＲＢＵＦＯとを備える。 - 特許庁

One example of such an integrated circuit package is a non-volatile memory integrated circuit package that contains multiple, like-sized memory storage integrated circuit chips stacked on one or both sides of a leadframe.例文帳に追加

そのような集積回路パッケージの一例は、リードフレームの片側面または両側面上に積層された複数の類似のサイズのメモリ記憶集積回路チップを備える不揮発性メモリ集積回路パッケージである。 - 特許庁

The memory card 1 is composed of a wiring substrate 2 mainly made of glass epoxy resin, a plurality of semiconductor chips (3C, 3F) mounted on the main surface, and a mold resin 4 that encapsulates the wiring substrate 2 and the semiconductor chips (3C, 3F).例文帳に追加

メモリカード１は、ガラスエポキシ樹脂を主体とした配線基板２と、その主面上に実装された複数枚の半導体チップ（３Ｃ、３Ｆ）と、配線基板２および半導体チップ（３Ｃ、３Ｆ）を封止するモールド樹脂４とで構成されている。 - 特許庁

The system-in-package (SiP) has a stack structure in which two memory chips 2A, 2B are stacked on the main surface of a wiring board 1 to be mounted, further a microcomputer chip 2C is stacked thereon to be mounted, and these chips are sealed with a mold resin 3.例文帳に追加

システムインパッケージ（ＳｉＰ）は、配線基板１の主面上に２個のメモリチップ２Ａ、２Ｂを積み重ねて実装し、さらにその上部にマイコンチップ２Ｃを積み重ねて実装し、これらのチップをモールド樹脂３で封止したスタック構造を有している。 - 特許庁

Process parameters are measured by calf or on-chip built-in test on a set of selected chips on a wafer, and the result is memorized in a memory element in each chip.例文帳に追加

ウェハ上の選択された１組のチップ上でカーフまたはオンチップ組込試験によりプロセス・パラメータが測定され、その結果が各チップ内の記憶素子に記憶される。 - 特許庁

To suppress the decrease of obtainable number of chips even when the number of output terminals of a semiconductor chip increases in a LCD driver in which a memory circuit is constituted by a SRAM.例文帳に追加

メモリ回路部をＳＲＡＭで構成したＬＣＤドライバにおいて、半導体チップの出力端子数が増加した場合でもチップ取得数の減少を抑制する。 - 特許庁

To provide an associative memory used suitably in a field of band compression of video in a mobile communication terminal, artificial brain, or the like with a plurality of chips or only one chip.例文帳に追加

複数のチップ又は１チップのみで、移動通信端末でのビデオ映像の帯域圧縮や人工頭脳等の分野で好適に使用される連想メモリを提供する。 - 特許庁

To provide a semiconductor memory module which is mounted with acceptable chips for repair and prevented from being damaged during transportation in a packed state.例文帳に追加

リペア用の良品チップが搭載された半導体モジュールにおいて、梱包して搬送されるときに、損傷が生じることが防止された半導体メモリモジュールを提供する。 - 特許庁

To provide the image input device having an image sensor consisting of chips that can make steps of the density at chip borders less prominent with a small capacity of a correction memory.例文帳に追加

複数チップで構成されているイメージセンサを有する画像入力装置において、少ない補正メモリ用でもってチップ境界の濃度の段差を目立たなくすること。 - 特許庁

As a process variation is caused in manufacturing processes of memory chips, IDs generated by each ID generating circuit 11 are made different on another in spite of same design.例文帳に追加

メモリチップの製造プロセスには、プロセスばらつきがあるので、各ＩＤ生成回路１１が生成するＩＤは同一の設計であっても互いに異なるものとなる。 - 特許庁

To provide a layered chip package for implementing a memory device, which can easily form wiring for electrical connections among chips and can improve wiring reliability.例文帳に追加

メモリデバイスを実現する積層チップパッケージにおいて、チップ間の電気的接続を行う配線を容易に形成でき、且つ配線の信頼性を高めることができるようにする。 - 特許庁

Additionally, the semiconductor memory chips 1 to which different chip identification numbers are set respectively are assembled to packages that can be laminated, and signal connection is mutually made for forming modules.例文帳に追加

さらに、それぞれ異なるチップ識別番号を設定した半導体メモリチップ１をそれぞれ積層可能なパッケージに組み立て、相互に信号接続することでモジュール化する。 - 特許庁

A light-emitting element 10 writes driving current values of each of the LED chips 11-13 in a flash memory 16 when a MCU 15 takes a writing order from outside.例文帳に追加

発光素子１０は、外部からＭＣＵ１５に書き込み命令が与えられると、各ＬＥＤチップ１１〜１３の駆動電流値をフラッシュメモリ１６に書き込むことができる。 - 特許庁

To provide a data writing control circuit by which the writing timing of an input signal for a memory cell can accurately be adjusted and the layout area of semiconductor chips can be reduced.例文帳に追加

メモリセルへの入力信号の書き込みタイミングを正確に調節し、半導体チップのレイアウト面積を縮小し得るデータ書込制御回路を提供する。 - 特許庁

Each of the memory chips M1 to M4 is stacked on the surface of the wiring board 2 so that its long side is directed in the same direction as the long side of the wiring board 2.例文帳に追加

メモリチップＭ１〜Ｍ４のそれぞれは、その長辺を配線基板２の長辺と同じ方向に向けた状態で配線基板２の表面上に積層されている。 - 特許庁

In the module semiconductor device 10, a driver chip 12 and a plurality of memory chips 13-1 to 13-6 driven by the driver chip 12 are mounted on a common wiring board 11.例文帳に追加

モジュール半導体装置１０は、ドライバチップ１２、及び、ドライバチップ１２に駆動される複数のメモリチップ１３−１〜６を共通の配線基板１１上に搭載する。 - 特許庁

The number of the memory chips MC_101-MC_172 is equal to the number of bits of read data or write data simultaneously transmitted via the data input/output lines DQL1-DQL72.例文帳に追加

メモリチップＭＣ_１０１〜ＭＣ_１７２の数は、データ入出力配線ＤＱＬ１〜ＤＱＬ７２を介して同時に伝送されるリードデータ又はライトデータのビット数と等しい。 - 特許庁

To provide a multi-chip package device which includes two or more memory chips and is capable of effectively accessing a bootcode for executing a priority processing instruction, and method of driving the same.例文帳に追加

２以上のメモリチップを含み、優先処理命令を実行するブートコードを効果的にアクセス可能であるマルチチップパッケージデバイス及びその駆動方法を提供する。 - 特許庁

To shorten a test time of a logic circuit part for a control operation in a semiconductor device having a plurality of memory chips of the same configuration disposed in a common package.例文帳に追加

同一構成のメモリチップを共通のパッケージ内に複数個配置した半導体装置において、制御動作を行う論理回路部分のテスト時間を短縮する。 - 特許庁

To shorten processing time to be required for the preparation processing of an address conversion table in the case of forming a virtual block by using a flash memory constituted of a plurality of chips and executing parallel processing.例文帳に追加

複数チップのフラッシュメモリを用いて仮想ブロックを形成して、並列処理を実行する場合に、アドレス変換テーブルの作成処理に掛かる処理時間を短縮する。 - 特許庁

To provide a memory device in which the number of chips to be tested at once in one wafer can be maximized by minimizing the number of pins allotted to one chip.例文帳に追加

チップ１つに割り当てられるピン数を最小化することによって、１つのウェーハ内で一度にテストできるチップ数を最大化できるメモリ装置を提供すること。 - 特許庁

To prevent the reliability of data protection from deteriorating and a data writing speed from lowering by controlling the distribution of the threshold voltages Vt of a memory cell after data writing for each of respective chips.例文帳に追加

各チップ毎にデータ書き込み後のメモリセルの閾値電圧Ｖｔの分布を制御し、データ保持の信頼性の劣化およびデータ書き込みスピードの低下を防止する。 - 特許庁

The electronic circuit, in which the coil 22 is disposed being overlapped with a region of a memory array 11, carries out communication by inductive coupling between the stacked and mounted chips by means of the coil 22.例文帳に追加

メモリアレイ１１の領域に重ねてコイル２２を配置して、コイル２２によって積層実装されたチップ間の誘導結合による通信を行う電子回路。 - 特許庁

To constitute appropriately a chip connection part independently of volume of capacity of a provided memory cell array in a semiconductor memory device which is constituted of semiconductor chips and is stuck on a surface of the other semiconductor chip, and used by joining.例文帳に追加

半導体チップにより構成されて、他の半導体チップの表面に張り合わせ、接合して使用される半導体記憶装置において、備えられるメモリセルアレイの容量の大小に拘わらず、チップ接続部の構成を適切にする。 - 特許庁

To provide an MCP-type semiconductor memory device including a plurality of memory chips, which can be easily designed and manufactured and is equipped with a failed-cell repair function allowing minimization of an increase in chip area.例文帳に追加

複数のメモリチップを含むＭＣＰ型半導体メモリ装置において、設計および製造が容易であり且つチップ面積の増大を極力抑えることができる不良セル救済機能を備えた半導体メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory module provided with a function in which a bare chip detected as defective can be replaced with a spare bare chip, in a semiconductor memory module in which a plurality of bare chips are covered integrally with mold resin.例文帳に追加

複数のベアチップがモールド樹脂により一体的に覆われる半導体メモリモジュールにおいて、不良であることが検出されたベアチップと予備のベアチップとを置換する機能が備えられている半導体メモリモジュールを提供する。 - 特許庁

Further, a microcomputer chip 3 and a tertiary pad 2e formed on a re-wire 2f are connected by wire 4 on the uppermost-stage secondary memory chip 2, thereby enabling wire-connection of multiple laminated memory chips to be realized with no intervention of spacers.例文帳に追加

さらに最上段の第２メモリチップ２上でマイコンチップ３と再配線２ｆ上に形成した第３パッド２ｅとをワイヤ４で接続することにより、積層された複数のメモリチップのワイヤ接続をスペーサを介在させずに実現できる。 - 特許庁

To provide a nonvolatile ferroelectric memory device which stores multibit data in one cell and reduces a cell layout area to ensure price-competitive chips, and to provide a multibit data-writing-and-reading method using the memory device.例文帳に追加

一つのセルにマルチビットデータを格納して、セルレイアウト面積を減らして、チップの価格競争力を確保することができる不揮発性強誘電体メモリ装置及びそれを用いたマルチビットデータの書込み及び読出し方法を提供する。 - 特許庁

Regarding the memory module body 11, memory ROM chips 13-1 to 13-4 into which game data are written are mounted on a surface of one side of a printed circuit board 12, and a jack connector 14 is mounted on a surface on the opposite side.例文帳に追加

メモリモジュール本体１１は、プリント基板１２の一側の面に、遊技用データが書き込んであるメモリ用ＲＯＭチップ１３−１〜１３−４が実装してあり、反対側の面に、ジャックコネクタ１４が実装してある構成である。 - 特許庁

To provide a semiconductor device which enables a test before the shipping of a memory chip by removing a pump circuit which supplies a voltage for operation from memory chips, and individually separating them as a pump chip to be mixedly packaged into an MCP (Multi Chip Package) chip.例文帳に追加

動作用の電圧を供給するポンプ回路を各メモリチップから取り去り、ポンプチップとして別チップにしてＭＣＰチップ内に同梱するようにして、メモリチップの出荷前試験を可能にする半導体装置を提供する。 - 特許庁

A multi-chip module MCM is manufactured, by mounting on a single base substrate 30M memory chips 2CM manufactured by using a photomask having a metal light shade pattern and logic chips 2CL manufactured by using a photomask having a resist film light shade pattern.例文帳に追加

メタルからなる遮光パターンを有するフォトマスクを用いて製造されたメモリチップ２ＣＭと、レジスト膜からなる遮光パターンを有するフォトマスクを用いて製造されたロジックチップ２ＣＬとを同一のベース基板３０Ｍ上に実装することでマルチチップモジュールＭＣＭを製造する。 - 特許庁

In the composite device for incorporating flash memory and CPU core chips 20 and 30 into one package, a CPU core 40 controls an I/O control circuit 34 to a signal connection state when the evaluation test is made, thus facilitating the evaluation test for the address and data of the flash memory and CPU core chips 20 and 30 that are laminated in the package.例文帳に追加

フラッシュメモリチップ２０およびＣＰＵコアチップ３０を１つのパッケージに内蔵する複合デバイスにおいて、評価テスト時には、ＣＰＵコア４０が入出力制御回路３４を信号接続状態に制御するので、パッケージ内に積層されたフラッシュメモリチップ２０およびＣＰＵコアチップ３０のアドレスやデータの評価テストが容易である。 - 特許庁

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips.例文帳に追加

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。 - 特許庁

A memory module 15M comprising a plurality of SDRAM chips connected to an address bus 63 is controlled by a memory controller 40 provided with a CPU instruction analysis section 41, an SDRAM control section 43, a buffer circuit 45, and a switching control circuit 49.例文帳に追加

アドレスバス６３に接続された複数のＳＤＲＡＭチップからなるメモリモジュール１５Ｍは、ＣＰＵ命令解析部４１と、ＳＤＲＡＭ制御部４３と、バッファ回路４５と、切替制御回路４９と、を備えるメモリコントローラ４０によって制御される。 - 特許庁

The control signals 21 to 25 are switched by the switching circuit 27 in a signal order according to the terminal arrangement order of the memory terminals 21a to 27a of the memory chips CC2, and then allocated to control terminals P21 to P27.例文帳に追加

また制御用信号２１乃至２５は、切替回路２７によってメモリチップＣＣ２のメモリ端子２１ａ乃至２７ａの端子配列順序に応じた信号順序で切り替えられた上で、制御端子Ｐ２１乃至Ｐ２７に割り当てられる。 - 特許庁

This is a memory card mounted on the backside of surface terminals 13-1 to 13-4 provided on a card-shaped package 11 in an exposed way by laminating a plurality of semiconductor memory chips 12-1 to 12-4 having practically and mutually the same structure.例文帳に追加

カード状のパッケージ１１に露出されて設けられた表面端子１３−１〜１３−４における裏面側に、互いに実質的に同一構造の複数個の半導体メモリチップ１２−１〜１２−４を積層して実装したメモリカードである。 - 特許庁

To improve the system and assembly consistencies of such a plurality of semiconductor chips as system LSIs (SoCs) and memory LSIs which are mounted on a semiconductor device, in the manufacture of such a semiconductor device as an SiP having a plurality of semiconductor chips mounted on a single package.例文帳に追加

複数の半導体チップを単一パッケージに搭載したＳｉＰなどの半導体装置の製造において、半導体装置に搭載されるシステムＬＳＩ（ＳｏＣ）やメモリＬＳＩなど複数の半導体チップのシステム整合性・アセンブリ整合性を図ることができる技術を提供する。 - 特許庁

On the memory board 30, ROM chips 70-1 to 70-4 which the CPU 40 uses are provided, and on the subsidiary board 20, an address decoder 50 which generates a selection signal for the ROM chips 70-1 to 70-4 when receiving an address signal of a part of the address bus 22 is further provided.例文帳に追加

メモリ基板３０には、ＣＰＵ４０が使用するＲＯＭチップ７０−１〜７０−４が設けられており、サブ基板２０は、アドレスバス２２の一部のアドレス信号を受けてＲＯＭチップ７０−１〜７０−４の選択信号を生成するアドレスデコーダ５０が更に設けられている。 - 特許庁

By reading the history information of the respective IC chips 2, 3 and 4 out of the nonvolatile memory chip 3, the IC chip, which is the factor of a defect, can be specified so that the remaining non-defective IC chips can be effectively utilized and diverted to the product of the other purpose or the like.例文帳に追加

不揮発性メモリチップ３から各ＩＣチップ２、３、４の履歴情報を読み出すことにより、不良品化の原因となったＩＣチップを特定できるので、不良でない残りのＩＣチップを有効利用して、別の用途の製品などに転用することができる。 - 特許庁