「Memory chips」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A hardware/firmware layer comprising a device manager, an information manager, a memory manager, and a process manager 610, 620, 630, 640 contained in one or more semiconductor chips is disclosed.例文帳に追加

１つ以上の半導体チップ上に含まれる、デバイスマネージャ、インフォメーションマネージャ、メモリマネージャ、および、プロセスマネージャ６１０、６２０、６３０、６４０を含むハードウェア／ファームウェア層が開示される。 - 特許庁

A single data bus to a memory device can be split up into a number of data bus portions, each of which is managed by a different respective controller chip of multiple controller chips.例文帳に追加

記憶装置への単一のデータ・バスは、複数のデータ・バス部分に分割されることができ、その各々は、複数のコントローラ・チップの異なる各々のコントローラ・チップによって管理される。 - 特許庁

This electronic commerce system is provided with portable information terminals 11-1n on which memory cards (IC chips) M1-Mn in which recognition codes (ID) are held are mounted so as to be attachable/detachable.例文帳に追加

この発明の電子商取引システムは、認識符号（ＩＤ）を保持するメモリーカード（ＩＣチップ）Ｍ１〜Ｍｎが取り外し可能に装着される携帯情報端末１１〜１ｎを用いる。 - 特許庁

The input/output buffer is connected between all or some of the memory chips and each of the penetration electrodes, and selectively activated based on condition of the penetration electrodes.例文帳に追加

入出力バッファは、前記メモリチップの全部又は一部と前記貫通電極の各々との間に結合され、前記貫通電極の状態に基づいて選択的に活性化する。 - 特許庁

This semiconductor system does not require the recognition of the number of semiconductor memory chips, and has the same input and output relation between the single use and the multiple use.例文帳に追加

この半導体システムは、半導体メモリチップが複数であることを認識する必要がなく、単独使用の場合と複数使用の場合とで全く同じ入出力関係となる。 - 特許庁

The second external connection electrode is preferably arranged so that a pair of semiconductor memory chips roughly coincide with each other in front and back side directions in the stacked state of backsides.例文帳に追加

入れ換え対象とされる第２の外部接続電極は、一対の半導体メモリチップを裏面同士重ねた状態で相互に表裏方向でほぼ一致する配置を有するのがよい。 - 特許庁

To shorten a test time by parallel processing of a plurality of chips when defect check of a bit line or a sense amplifier is performed in a wafer test of a NAND type flash-memory.例文帳に追加

NAND型フラッシュメモリのウェハテストに際してビット線またはセンスアンプの不良チェックを行う場合に、テスト時間を短縮し、複数チップの並列処理によりテスト時間を大幅に縮める。 - 特許庁

The output of the address decoder 50 enters the memory board 30 through the connectors (60 and 80), and is respectively connected with the selection terminals (CS) of the ROM chips 70-1 to 70-4.例文帳に追加

アドレスデコーダ５０の出力はコネクタ（６０，８０）を通してメモリ基板３０に入り、複数のＲＯＭチップ７０−１〜７０−４の選択端子（ＣＳ）にそれぞれ接続される。 - 特許庁

Signals SO outputted from scan chains of logic circuits 12 of memory chips MC1 and MC2 during the test operation are simultaneously outputted from respective data output terminals 4a and 4b.例文帳に追加

テスト動作時にメモリチップＭＣ１，ＭＣ２の各論理回路１２のスキャンチェーンから出力される信号ＳＯは、それぞれのデータ出力端子４ａ，４ｂから同時に出力される。 - 特許庁

Memory chips 13-1, 4 are mounted on an interposer board 14 mounted on the wiring board 11, and are connected to the wiring within the wiring board 11 via the interposer board 14.例文帳に追加

メモリチップ１３−１，４が、配線基板１１上に搭載されたインタポーザ基板１４上に搭載され、インタポーザ基板１４を介して配線基板１１内の配線に接続される。 - 特許庁

At certain intervals an MPU 3 takes in the data detected by the sensors and stores the data in memory chips 14_1, 14_2 as measurements along with the cumulative number of times that power is on and timer values.例文帳に追加

ＭＰＵ３は、これらセンサが検出したデータを任意の期間毎に取り込み、累計の電源ＯＮ回数、タイマ値とともに測定結果としてメモリチップ１４_1 ，１４_2 に格納する。 - 特許庁

To provide a more compact and inexpensive geomagnetism sensor by reducing the scale of an entire memory, without requiring special processes for manufacturing chips by incorporating a fuse memory and storing offset values, or the like, and to provide a method for correcting the geomagnetism sensor.例文帳に追加

ヒューズメモリを内蔵してオフセット値等を格納することによりチップを製造するのに特殊なプロセスを必要とすることなく、メモリ全体のシステムの小規模化を図り、もっと小型で低価格な地磁気センサおよび地磁気センサの補正方法を提供する。 - 特許庁

Address-system bonding pads corresponding to the plurality of memory chips are connected in common to a bonding lead at the other end of a module substrate wiring line having one end connected to an address-system bonding pad of the data processor by a wire.例文帳に追加

データプロセッサのアドレス系ボンディングパッドにワイヤで一端が接続するモジュール基板配線の他端のボンディングリードには、複数のメモリチップの対応するアドレス系ボンディングパッドがワイヤで共通接続される。 - 特許庁

The MPU 3 also stores in the memory chips 14_1, 14_2 other operating histories such as the cumulative number of times that the flash disk 1 is powered, the timer values, a history of command processes, internal error numbers, and a history of alternative processes.例文帳に追加

また、ＭＰＵ３は、フラッシュディスク１における累計の電源ＯＮ回数、タイマ値、コマンド処理履歴、内部エラー番号、および代替処理履歴などの処理履歴もメモリチップ１４_1 ，１４_2 に格納する。 - 特許庁

In addition, the multichip package 20 has a bonding wire 25 for connecting the bonding tips 22a and 22b to the chip pad 24, and a sealing layer 26 for covering the memory chips 23a and 23b and the bonding wire 25.例文帳に追加

さらに、マルチチップパッケージ２０は、ボンディングティップ２２ａ、２２ｂをチップパッド２４に連結するボンディングワイヤ２５と、メモリチップ２３ａ、２３ｂ及びボンディングワイヤ２５を被覆する封止層２６とを備える。 - 特許庁

To reduce the parasitic capacitance of a command/address external terminal group and a data input/output terminal group to the level of a 1-chip article, in a semiconductor storage device provided with a plurality of laminated memory chips.例文帳に追加

積層された複数のメモリチップを有する半導体記憶装置において、コマンド・アドレス外部端子群及びデータ入出力端子群の寄生容量を１チップ品程度まで低減する。 - 特許庁

The semiconductor device is composed so that the semiconductor chips 12(1), 12(2) are mounted on the package substrate 11, the memory controller 13 and the power-supply chip 14 are mounted on the semiconductor chip 12(2), and the semiconductor capacitor is used for stabilizing a voltage supplied to the semiconductor chips 12(1), 12(2).例文帳に追加

そして、半導体装置は、パッケージ基板１１上に半導体チップ１２（１），１２（２）が積載され更に、メモリコントローラ１３と、電源チップ１４とが半導体チップ１２（２）上に積載されると共に、半導体キャパシタは、半導体チップ１２（１），１２（２）に供給される電圧を安定化させるために用いられる。 - 特許庁

To provide a memory moldule package which is available for discering memory modules housed in the package from the outside without opening the package and adaptable as a single package to memory modules in various types of standards with discernments to any of chips in different standards being made possible through a single see-through window.例文帳に追加

包装体内に収納されたメモリモジュールを、いちいち包装体を開封しなくても、外部から確認できるようにした包装体であって、かつ、ひとつの包装体が、メモリモジュールの規格のいずれにも適合可能であり、かつ、ひとつの透視窓から異なる規格のチップのすべてが同様に確認可能にしたメモリモジュール包装体を提供する。 - 特許庁

The semiconductor IC device comprises a micon chip 201 with embedded nonvolatile memory, a nonvolatile memory chip 202 and a volatile RAM chip 203 wherein the 3 chips are stacked on each other and electrodes of at least one of the nonvolatile memory chip 202 and the volatile RAM chip 203 are electrically connected to electrodes of the micon chip 201 with embedded nonvolatile memory and sealed into one packaged 214.例文帳に追加

不揮発性メモリ内蔵マイコンチップ２０１と不揮発性メモリチップ２０２と揮発性のＲＡＭチップ２０３とを備え、前記３つのチップが互いに積層され、かつ、前記不揮発性メモリチップ２０２と前記ＲＡＭチップ２０３の少なくともいずれか一方と前記不揮発性メモリ内蔵マイコンチップ２０１の接続用電極どうしが電気的に接続されており、１つのパッケージ２１４に封止している。 - 特許庁

To provide a data storage device with excellent operation performance whose writing time is short, by achieving control for writing data of a physical page unit in a plurality of flash memory chips by single access.例文帳に追加

複数のフラッシュメモリチップに対して、物理ページ単位のデータを１回のアクセスで書き込む制御を実現することにより、書き込み時間の少ない動作性能の優れたデータ記憶装置を提供することにある。 - 特許庁

To provide a semiconductor device that can be inexpensively manufactured by reducing a chip area of a semiconductor chip and that of a memory controller, and also that achieves relaxation in spatial restrictions between chips in a multi-chip package.例文帳に追加

半導体チップ及びメモリコントローラのチップ面積を削減して低コストで製造することが可能であり、同時にマルチチップパッケージにおけるチップ間の空間的制約を緩和した半導体装置を提供する。 - 特許庁

Micro bumps 500a, 500b for the output selection temperature information Dtemp-1 and the input selection temperature information Dtemp-3 are arranged in the same position on the upper side surfaces and lower side surfaces of memory chips, respectively.例文帳に追加

出力選択温度情報Ｄｔｅｍｐ−１と入力選択温度情報Ｄｔｅｍｐ−３のためのマイクロバンプ５００ａ、５００ｂは、それぞれメモリチップの上側面と下側面とで同じ平面位置に配置する。 - 特許庁

This multichip package 20 has a circuit board 21 that have a plurality of bonding tips 22a and 22b, and memory chips 23a and 23b that are packaged onto the circuit board 21 and at the same time form a plurality of chip pads 24 on the upper surface.例文帳に追加

マルチチップパッケージ２０は、複数のボンディングティップ２２ａ、２２ｂを有する回路基板２１と、回路基板２１に実装され且つ上面に複数のチップパッド２４が形成されているメモリチップ２３ａ、２３ｂとを備える。 - 特許庁

The signals inputted to the control pads 12 are outputted to an RST buffer 25, a CE buffer 26, a WE buffer 27, an RE buffer 28, a CLE buffer 29, and an ALE buffer 30 of respective memory chips 2.例文帳に追加

制御パッド１２に入力される信号は、それぞれメモリチップ２が有するＲＳＴバッファ２５、ＣＥバッファ２６、ＷＥバッファ２７、ＲＥバッファ２８、ＣＬＥバッファ２９、及びＡＬＥバッファ３０に出力される。 - 特許庁

The memory chips includes: first and second storage areas; and an information storage part which stores an address information indicating the relation between a specific address in the first storage area and an address in the second storage area.例文帳に追加

メモリチップの各々は、第１および第２の記憶領域と、第１の記憶領域内の特定のアドレスと第２の記憶領域内のアドレスとの対応関係を示すアドレス情報を保持する情報保持部と、を含む。 - 特許庁

As the microcomputer chip 2C is constituted of a multi-port structure equipped with various interfaces with the external unit of the system in addition to the interface with the inside of the system, the number of terminals (pins) is much more than the memory chips 2A, 2B.例文帳に追加

マイコンチップ２Ｃは、システム内部とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ａ、２Ｂに比べて遥かに多い。 - 特許庁

To provide a gray level correction device by which gray level correction is performed to an output image of an imaging part in which a plurality of sensor chips are arranged in line by every sensor chip and memory capacity required for holding gray level correction data is reduced.例文帳に追加

複数のセンサチップを一列に配列した撮像部の出力画像をセンサチップ別に階調補正でき、かつ階調補正データの保持に要するメモリ容量を少なくできる階調補正装置を提供する。 - 特許庁

This controller 3 associates blocks in chips different from each other to a flash memory 2 comprising a plurality of the chips, handles a plurality of the associated blocks as a common group, assigns one block in the group to a block for parity data written with parity data of user data written in the other block, and writes the user data and the parity data.例文帳に追加

複数のチップで構成されたフラッシュメモリ２に対し、コントローラ３は、互いに異なるチップ内のブロックを関連付け、関連付けられた複数のブロックを共通のグループとして取扱い、そのグループ内の１ブロックを、他のブロックに書込まれたユーザデータのパリティーデータを書込むパリティーデータ用ブロックに割当て、ユーザデータとパリティーデータとを書込む。 - 特許庁

The chip address discrimination circuits 150 detects location of the memory chip of each layer by comparing the voltage which appears in the test pad TT respectively with a known comparison signal from a memory location detection circuit 156 in a comparator 154 according to the order of layering the chips by increasing resistance of a variable resistance element CC of each chip.例文帳に追加

チップアドレス識別回路１５０は、各チップの可変抵抗素子ＣＣを高抵抗化することにより、チップの積層順に応じて、テストパッドＴＴにそれぞれ現れる電圧を、比較器１５４にて、メモリ位置検知回路１５６からの既知の比較信号と比較することで、各層のメモリチップの位置を検知する。 - 特許庁

The memory unit 11 comprises two types of boards comprising sub boards 20-1 to 20-256 mounted with the NAND semiconductor memory chips 21-1 to 21-256, and a main board 30 having sub board slots 31-1 to 31-256 where the respective sub boards 20-1 to 20-256 can be removably mounted.例文帳に追加

メモリユニット１１は、ＮＡＮＤ型半導体メモリチップ２１−１〜２１−２５６を搭載したサブ基板２０−１〜２０−２５６と、これらのサブ基板２０−１〜２０−２５６をそれぞれ着脱自在に装着するサブ基板差込口３１−１〜３１−２５６を備えたメイン基板３０との２種類の基板を具備する。 - 特許庁

When a transaction is settled with the non-contact version IC chips 100 by using an electronic money, a reader/writer 20 transmits the electronic money, based on the sufficiency information E to a closed memory region 104 of the non-contacting version IC chip 100.例文帳に追加

リーダ／ライタ２０は、非接触型ＩＣチップ１００との間で電子貨幣を用いた取引の決済を行う際に、充足情報Ｅに基づく電子貨幣を、非接触型ＩＣチップ１００のクローズドメモリ領域１０４に送信する。 - 特許庁

To improve the yield of and reduce the test cost of a multi-chip type semiconductor device in which chips are connected in a package by providing a fuse in a first semiconductor chip, providing no fuse in a second semiconductor chip being a rewritable memory.例文帳に追加

第一の半導体チップにヒューズを設け、書き換え可能なメモリである第二の半導体チップにヒューズを設けず、それらチップをパッケージ内で接続したマルチチップ型半導体装置の歩留まりを向上し、検査コストを低減する。 - 特許庁

In a semiconductor device having a plurality of semiconductor chips, a fuse element section 104 for adjusting the internal power source potential of a memory chip 101 and a fuse element section 105 for adjusting refresh- timing are arranged at a logic chip 102 side.例文帳に追加

複数の半導体チップを有する半導体装置において、メモリチップ１０１の内部電源電位調整用ヒューズ素子部１０４およびリフレッシュタイミング調整用ヒューズ素子部１０５をロジックチップ１０２側に配置した。 - 特許庁

Inside of the sealing section 3, three semiconductor chips (two memory chip 10A, 10A and one control chip 10B) being equipped with a metal leadframe LF_1 and a part of the leadframes LF_1 (lead 8) are sealed.例文帳に追加

封止部３の内部には、金属製のリードフレームＬＦ_１と、このリードフレームＬＦ_１の一部（リード８）の上に搭載された３個の半導体チップ（２個のメモリチップ１０Ａ、１０Ａおよび１個のコントロールチップ１０Ｂ）が封止されている。 - 特許庁

This semiconductor device is loaded with a logic chip 12 having a data processing function and a memory chip 13 for storing data processed or to be processed by the logic chip 12 together in one package 11 as the plurality of semiconductor chips.例文帳に追加

この半導体装置は、１つのパッケージ１１内に、複数の半導体チップとして、データの処理機能を有するロジックチップ１２および該ロジックチップ１２が処理した、もしくは処理すべきデータを記憶するメモリチップ１３を混載している。 - 特許庁

To prevent IC chips, issued by multi-step processing, from being illicitly issued or otherwise processed by the processing personnel or any third party while reducing the consumption of memory resources used for a key intended for authentication at each step of processing.例文帳に追加

複数の工程処理を経て発行されるＩＣチップの、工程毎の認証処理に用いる鍵のためのメモリリソースの消費量を低減しつつ、工程処理者や第三者が発行処理等の不正行為を行うことを防止する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a portion thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparison with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a part thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparing with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The semiconductor device 14 comprises a semiconductor substrate 1, a switch element 2 provided on the substrate 1, a first wiring layer 5 formed above the substrate 1, phase-change memory chips 6, first heating elements 7, second heating elements 9, and the like.例文帳に追加

半導体装置１４は、半導体基板１、基板１上に設けられたスイッチ素子２、基板１の上方に設けられた第１の配線層５、相変位メモリ素子６、第１の加熱素子７、第２の加熱素子９等を具備する。 - 特許庁

To provide an interface circuit and a method for obtaining the same, in which an interface is determined by option information in the case where identical two chips for a semiconductor memory device are connected so as to face with each other for packaging as a flip chip.例文帳に追加

半導体メモリ装置の同一なチップ２個を互いに相対するように結合してフリップチップにパッケージングする場合、オプション情報によりインターフェースを決定するインターフェース回路及びその方法を提供するにある。 - 特許庁

Besides, each of flash memory chips 111-114 has a means for reporting correction information showing the execution of error correction, calculated value information during correcting calculation, error position or error value to the controller while using the second ECC.例文帳に追加

また、フラッシュメモリチップ（１１１〜１１４）は、第２エラー訂正符号を用いてエラー訂正を行ったことを示す訂正情報や、訂正計算中の計算値情報や、誤り位置や誤り値をコントローラに通知する手段を持つ。 - 特許庁

By using this associative memory, picture band compression for a mechanical brain system, a data bank system, and a mobile net work terminal or the like requiring vast hardware and software hitherto can be realized with one chip or a plurality of chips.例文帳に追加

本発明の連想メモリを用いれば、従来膨大なハードウェア及びソフトウェアを必要としていた人工知能システム、データバンクシステム、及び移動ネットワーク端末用の画像帯域圧縮等を１チップ又は複数チップで実現することが可能になる。 - 特許庁

The central control unit 30 judges whether a cartridge 10/physical distribution case 50 used can be reutilized on the basis of the utilization judge data read from respective memory chips 10a and 50a of the recovered cartridge used 10 and the physical distribution case 50.例文帳に追加

中央管理装置３０は、回収された使用済みカートリッジ１０・物流ケース５０それぞれのメモリチップ１０ａ，５０ａから読み出された再利用可否判断データに基づき使用済みカートリッジ１０・物流ケース５０の再利用の可否を判断をする。 - 特許庁

Since wires in two directions can be formed on pads 4a of memory chips 4 by performing reverse bonding by ball bonding by overstriking, an effect equivalent to that of continuous stitch bonding of wedge bonding can be achieved by ball bonding.例文帳に追加

ボールボンディングによる逆ボンディングの重ね打ちを行うことにより、メモリチップ４のパッド４ａ上に２方向のワイヤを形成することが可能になるため、ボールボンディングでウエッチボンディングの連続ステッチボンディングと同等の効果を生み出すことができる。 - 特許庁

A semiconductor storage device generates a CRC (cyclic redundancy check) code from original data, generates a BCH (Bose-Chaudhuri-Hocquenghem) code to the original data and the CRC code, and records the original data, the CRC code, and the BCH code in one page selected from different planes of the plurality of memory chips.例文帳に追加

原データからＣＲＣ符号を生成し、原データとＣＲＣ符号に対してＢＣＨ符号を生成し、原データ、ＣＲＣ符号、ＢＣＨ符号を、複数のメモリチップの異なるプレーンからそれぞれ選択された１のページに記録する。 - 特許庁