「Memory elements」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A semiconductor memory device is equipped with first wirings 13 extended into a first direction, memory elements 18 arranged above the first wirings 13, second wirings 20 extended on the memory elements 18 into a second direction different from the first direction, and magnetic shield layers 21 formed on the side surface of the second wirings 20 and the side surface of the memory elements 18.例文帳に追加

半導体記憶装置は、第１の方向に延在する第１の配線１３と、この第１の配線１３の上方に配置された記憶素子１８と、この記憶素子１８上に、第１の方向と異なる第２の方向に延在する第２の配線２０と、この第２の配線２０の側面及び記憶素子１８の側面に形成された磁気シールド層２１とを具備する。 - 特許庁

The detector circuits 6b detect the storing states of the memory circuits, and output the data stored in the elements in the block when the memory circuits store the data of the first logical levels, but output a certain constant value without depending on the data in the memory elements in the block when the memory circuits store the data of the second logical levels.例文帳に追加

検出回路６ｂは、記憶回路の記憶状態を検出し、記憶回路が前記第１の論理レベルを記憶している場合、ブロック内の記憶素子のデータを出力し、記憶回路が前記第２の論理レベルを記憶している場合、ブロック内の記憶素子のデータによらず一定の値を出力する。 - 特許庁

A semiconductor memory device comprises a plurality of bit lines, a plurality of word lines and a plurality of memory cells including memory elements and cell transistors which are connected in series between the two adjacent bit lines.例文帳に追加

半導体記憶装置は、複数のビット線と、複数のワード線と、互いに隣接する２本の前記ビット線間に直列に接続された記憶素子およびセルトランジスタを含む複数のメモリセルとを備える。 - 特許庁

To provide a semiconductor memory module stacked in a plurality of stages without changing the wiring of each semiconductor memory elements, in a stacked module of a semiconductor having a memory function.例文帳に追加

メモリ機能を有する半導体の積層モジュールにおいて、各半導体メモリ素子の配線を変えることなくしかも複数段に積層させた半導体メモリモジュールを提供することを目的とする。 - 特許庁

To enhance buffering efficiency when a shared memory to be arranged in respective processor elements is buffered by reducing the number of accesses to the shared memory in shared memory type parallel computers.例文帳に追加

共有メモリ型並列計算機において、共有メモリアクセス数の削減を目的とし、各プロセッサ要素内に配置される共有メモリのバッファリングを行う場合のバッファリング効率を高めることを目的とする。 - 特許庁

The non-volatile semiconductor memory device 100 includes a plurality of memory strings MS including a plurality of memory elements MC, where a resistance change element R and a Schottky diode SBD are connected in series.例文帳に追加

不揮発性半導体記憶装置１００は、抵抗変化素子Ｒ及びショットキーダイオードＳＢＤが直列に接続されたメモリ素子ＭＣを複数有する複数のメモリストリングＭＳを備える。 - 特許庁

The element wiring forming apparatus 50 forms fuse elements 11a-11f in a pattern according to the results of memory cell test on the semiconductor device, and forms elements or wiring in a region above a region where the fuse elements are formed.例文帳に追加

素子配線形成装置５０は、メモリセルテストの結果に応じたパタンのヒューズ素子１１ａ〜１１ｆを半導体装置上に形成し、ヒューズ素子が形成された領域の上方の領域に素子又は配線を形成する。 - 特許庁

The use of the transmission origin of data elements and the reception side of data elements to incrementally process data elements and data values one at a time minimizes the amount of memory needed to perform a DICOM operation.例文帳に追加

データ要素の発信元とデータ要素の受信側を使用して１回に１つずつデータ要素とデータ値を段階的に処理するので、ＤＩＣＯＭオペレーションを実行するのに必要なメモリ量が最小になる。 - 特許庁

When imaging means 30 images the elements of a random number pattern projected on a screen 10, a computing part 24 specifies elements to be stored in the field of view of the imaging means 30 and reads the coordinates of these elements out of a memory.例文帳に追加

撮像手段３０がスクリーン１０上に投影された乱数パターンの要素を撮影すると、演算部２４は、撮像手段３０の視野中に収まる要素を特定し、それらの要素の座標をメモリから読み出す。 - 特許庁

Consequently, the sufficient writing current is supplied to the resistor memory elements 1 via two transistors 2, 3.例文帳に追加

したがって、２つのトランジスタ２，３を介して抵抗体記憶素子１に十分な書込電流を供給できる。 - 特許庁

When the data include many "high" data, memory cells for storing the "high" data are constituted of empty cells where no semiconductor elements are formed.例文帳に追加

データが”ハイ”を多く含む場合、”ハイ”を記憶するメモリセルを、半導体素子を形成しない空セルで形成する。 - 特許庁

For that reason, the impulse response elements of the acoustic feeling weighted composition filter are continuously stored in a memory region.例文帳に追加

そのために聴感重み付け合成フィルタのインパルス応答要素を記憶領域中に連続して格納する。 - 特許庁

The semiconductor device includes a base board 1, a memory chip 11, a controller chip 12, and a plurality of passive elements 8.例文帳に追加

半導体装置は、基台１と、メモリチップ１１と、コントローラチップ１２と、複数の受動素子８と、を備える。 - 特許庁

A plurality of nonvolatile memory elements of which the polarities are same and a reading part are formed on an insulating substrate.例文帳に追加

絶縁性基板上に、極性が同一である複数の不揮発性メモリ素子と、読出し部を形成する。 - 特許庁

The device is provided with a dummy cell that is arranged between columns and whose distances from adjoining memory elements are equal.例文帳に追加

本装置は、カラムとカラムとの間に配置され、かつ、隣接する記憶素子からの距離が等しいダミーセルを備える。 - 特許庁

Since the number of memory elements can be reduced, the cost and the mounting area can be reduced.例文帳に追加

メモリ素子の数を少なくすることができるので、コストダウンおよび実装面積の縮小を図ることができる。 - 特許庁

The two nitride memory cell elements underlie two shared control gates on both sidewalls of a select gate.例文帳に追加

前記２つの窒化膜メモリセル要素は、選択ゲートの双方の側壁の上で２つの共用コントロールゲートの下にある。 - 特許庁

A semiconductor memory includes selection elements formed on a surface of a semiconductor substrate.例文帳に追加

本実施形態による半導体記憶装置は、半導体基板の表面上に形成された選択素子を備えている。 - 特許庁

The resistive element 56 practically attenuates detouring current that flows through short-circuited memory elements.例文帳に追加

抵抗素子(56)は、読み取り操作中、短絡したメモリ素子を流れる回り込み電流を実質的に減衰させる。 - 特許庁

A document element analysis section 16 reads the respective document elements received by the document reception section 10 from the document memory section 12, analyzes them, and determines types of the respective document elements.例文帳に追加

文書受付部１０が受け付けた各文書要素は、文書要素解析部１６が文書記憶部１２から読み出して解析し、各文書要素の種類を判別する。 - 特許庁

The memory cells (130, 230) can store four different bits according to the two states capable of being taken by the elements (134, 234) and the two states capable of being taken by the elements (136, 236).例文帳に追加

書換え可能エレメント(134,234)の2つの取り得る状態及びライトワンスエレメント(136,236)の2つの取り得る状態によって、メモリセル(130,230)は4つの異なるビットを格納することが可能になる。 - 特許庁

A ferroelectric thin film 30, constituting a ferroelectric capacitor 33 of a ferroelectric memory element, is formed out of an SBT thin film, having added Zr elements as the elements for feeding holes.例文帳に追加

強誘電体キャパシタ３３を構成する強誘電体薄膜３０は、正孔を供給する元素としてＺrが添加されたＳＢＴ薄膜で形成されている。 - 特許庁

To provide a memory access processor capable of guaranteeing the order of transfer among plural elements having the same address in the case of accessing the memories of plural elements in parallel.例文帳に追加

複数の要素を並列にメモリアクセスする場合に、同一アドレスを有する複数の要素間で転送順序保証できるメモリアクセス処理装置を提供する。 - 特許庁

To obtain a memory module capable of preventing the malfunction of semiconductor storage elements by making the waveforms of signals to be inputted to the semiconductor storage elements to be stable waveforms with good quality.例文帳に追加

半導体記憶素子に入力される信号の波形を安定した良質な波形にして、半導体記憶素子の誤動作が防止できるメモリモジュールを得る。 - 特許庁

The intramedullary rod 10 suitable for insertion in a fractured bone, comprising a stem 14 extended between a proximal end and a distal end, comprises a plurality of shape memory elements 20 formed from a shape memory material and a plurality of seats 19 formed in the stem for housing the shape-memory elements 20.例文帳に追加

基端部と先端部の間で延びる軸幹14を備えた、骨折部に挿入するのに適する骨髄内杆10に、形状記憶効果をもつ材料から形成された複数の形状記憶要素20と、軸幹に設けられ、形状記憶要素20収容するための複数の受部19とを設ける。 - 特許庁

In the access control circuit, when the plurality of addresses changed in order are specified and the information of nonvolatile memory elements corresponding to the plurality of addresses are read, a plurality of nonvolatile memory elements arranged in the column directions in some columns are selected in order in accordance with the change of the address among the plurality of nonvolatile memory elements arranged in the row and column directions.例文帳に追加

アクセス制御回路は、順に変化する複数のアドレスが指定されて、複数のアドレスに対応する不揮発性メモリ素子の情報を読み出す場合において、行方向および列方向に配列された複数の不揮発性メモリ素子のうち、ある列において列方向に並ぶ複数の不揮発性メモリ素子をアドレスの変化に応じて順に選択させる。 - 特許庁

Relating to a distributed memory type information processor, presentation memory modules 14-1 and 14-3 supplies elements sorted inside their own memory modules, together with order numbers via a bus 24 divided by a switch 30 or the like to judgment memory modules 14-2 and 14-4.例文帳に追加

分散メモリ型の情報処理装置において、提示メモリモジュール14−1、14−3が自己のメモリモジュール内でソートされた要素を順位番号とともに、スイッチ３０などにより分割されたバス２４を介して、判定メモリモジュール14−2、14−4に与える。 - 特許庁

A semiconductor memory device includes memory cell transistors MC0 to MC15, and select transistors ST1 and ST2, wherein dummy cell transistors DC0 and DC1 which are not used as memory elements are provided between the select transistors and memory cell transistors.例文帳に追加

メモリセルトランジスタＭＣ０〜ＭＣ１５、選択トランジスタＳＴ１，ＳＴ２を備える半導体記憶装置であって、前記選択トランジスタと前記メモリセルトランジスタの間には、記憶素子として用いられないダミーセルトランジスタＤＣ０，ＤＣ１が設けられる。 - 特許庁

The programming circuit 102 operates first in a 1st programming mode, and applies writing pulses to the memory elements increasing the writing capabilities of the writing pulses step by step until the thresholds of the memory elements become equal to the reference voltage or higher.例文帳に追加

プログラム回路１０２は、まず第１のプログラミングモードで動作し、記憶素子のしきい値が第１の基準電圧以上となるまで、書込みパルスの書込み能力を段階的に上昇させつつ記憶素子に書込みパルスを印加する。 - 特許庁

A memory for normal processing is arranged on an MRAM for backup, and the MRAM and the storage elements of the memory are wired one to one, and data between the storage elements are compared, and only the storage element whose change is occurred is defined as the object of backup.例文帳に追加

バックアップ用ＭＲＡＭの上に通常処理用メモリを配置し、ＭＲＡＭとメモリの記憶素子間を１対１に配線するとともに、記憶素子間のデータを比較して変化があった記憶素子のみバックアップの対象とする。 - 特許庁

To improve the operation reliability in a semiconductor module by preventing a signal flowing to the bonding wire of one semiconductor element from becoming noise of a memory element in the semiconductor module having a plurality of semiconductor elements and memory elements.例文帳に追加

複数の半導体素子とメモリ素子とを有する半導体モジュールにおいて、一方の半導体素子のボンディングワイヤを流れる信号がメモリ素子のノイズとなることを抑制し、半導体モジュールの動作信頼性を向上させる。 - 特許庁

Memory circuits 621 to 625 store respectively the same digital data composed of the data unit and the error correction code, while include respectively a plurality of nonvolatile memory elements.例文帳に追加

記憶回路６２１〜６２５は、データユニットおよび誤り訂正コードからなる同一のデジタルデータを夫々記憶すると共に、複数の不揮発性メモリ素子を夫々含む。 - 特許庁

The inference system is provided with a working memory 1 storing working memory elements, a knowledge base 2 storing a rule with a condition section and a conclusion section, and an inference engine 3.例文帳に追加

ワーキングメモリ要素が格納されたワーキングメモリ１と、条件部と結論部とを有するルールが格納された知識ベース２と、推論エンジン３と、を備えた推論システムである。 - 特許庁

A divided memory cell group includes word lines, extending in X-axis direction; bit lines extending in Y-axis direction; and magnetic memory elements, with each being arranged at each of cross points of those lines.例文帳に追加

分割メモリセル群は、Ｘ軸方向に延在するワード線と、Ｙ軸方向に延在するビット線と、それらの交差点に各々配置された磁気メモリ素子とを含む。 - 特許庁

To provide a non-volatilized memory cell, and a semiconductor device capable of reducing the operating currents of variable resistor elements and improving the reliability, and to provide a method of forming the nonvolatile memory cell.例文帳に追加

抵抗変化素子の動作電流を削減、信頼性を改善することが可能な不揮発メモリセル、半導体装置、および不揮発性メモリセルの形成方法を提供する。 - 特許庁

At one end of the memory string, there are provided the amplifying elements RT1 to RT3 for amplifying and reading the potential change in the memory string to the second common line (adjacent bit line).例文帳に追加

メモリストリングの一端側にメモリストリング内の電位変化を第２の共通線（隣のビット線）に増幅して読み出す増幅素子ＲＴ１〜ＲＴ３を有する。 - 特許庁

At least one of diagnosis data, diagnosis activity data, intermediate result data, the DPC code, and the DRG number is stored in the working memory 1 as working memory elements.例文帳に追加

ワーキングメモリ１には、診断データ、診療行為データ、中間結果データ、ＤＰＣコード、およびＤＲＧナンバーのうちの少なくとも１つがワーキングメモリ要素として格納されている。 - 特許庁

To provide the defective area management circuit of a memory for reducing a software processing and accessing plural memory elements provided with a defective area at a high speed without burdening a CPU.例文帳に追加

ソフトウェア処理を縮小しＣＰＵに負担をかけずに、不良エリアを有する複数のメモリ素子を高速にアクセス可能なメモリの不良エリア管理回路を提供する。 - 特許庁

The semiconductor device includes a memory cell region in which a plurality of magnetoresistive elements MRD are arranged, and a peripheral circuit region arranged around the memory cell region in top view.例文帳に追加

磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。 - 特許庁

The system 10 includes a first flash memory device 30a having a plurality of storage elements 12 for storing data, and a host 20 for accessing the first flash memory device 30a.例文帳に追加

システム１０は、データを記憶する複数の記憶エレメント１２を有する第一フラッシュメモリ装置３０ａと、第一フラッシュメモリ装置３０ａにアクセスするホスト２０とを含む。 - 特許庁

A memory access logic 810 uses an address designation which causes no change in byte to read a plurality of data elements stored within an SIMD register 812 from the memory thereof.例文帳に追加

メモリアクセスロジック８１０は、ＳＩＭＤレジスタ８１２内部に記憶される、そのメモリからの複数のデータ要素を読み出すために、バイトが変化しないアドレス指定を活用する。 - 特許庁

To provide a semiconductor memory device for improving speed, adjusting, timing in consideration of variation of characteristics of memory cells and suppressing increase in circuit elements.例文帳に追加

回路素子の増大を抑制しつつ、高速化を実現し、あるいはメモリセルの特性バラツキに反映されたタイミング調整が可能な半導体記憶装置を提供する。 - 特許庁

The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加

磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁

In this nonvolatile semiconductor memory, memory cells MC including resistor memory elements 1 and transistors 2, 3 are arranged on each intersecting part of a plurality of word line couples WLA, WLB and a plurality of bit line couples BLA, BLB.例文帳に追加

この不揮発性半導体記憶装置では、複数のワード線対ＷＬＡ，ＷＬＢと複数のビット線対ＢＬＡ，ＢＬＢとの各交差部に、抵抗体記憶素子１とトランジスタ２，３を含むメモリセルＭＣを配置する。 - 特許庁

To improve the reliability of a magnetic memory by preventing corrosion of a cupreous metal layer formed on magnetic memory elements for forming a magnetic layer on the side walls of bit lines of the magnetic memory.例文帳に追加

磁気記憶装置のビット線の側壁に磁性体層を形成する際に、磁気記憶素子上に形成される銅系金属層の腐食を防止することで、磁気記憶装置の信頼性の向上を可能とする。 - 特許庁