「Memory elements」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To enable high speed random read-out without setting bit line voltage for memory elements in which setting of bit line voltage is required before or after read-out.例文帳に追加

読み出し前後にビット線電圧の設定が必要な記憶素子に対し、ビット線電圧の設定を待つことなく、高速なランダム読み出しを可能とする。 - 特許庁

The optical elements include a semiconductor laser, a photodetector, an optical switch, a variable wavelength filter, an optical memory, an optical amplifier, a photonic crystal and a bioelement or the like.例文帳に追加

光素子としては、半導体レーザ、フォトディテクタ、光スイッチ、可変波長フィルタ、光メモリ、光アンプ、フォトニッククリスタル、バイオ素子などを含むことができる。 - 特許庁

Moreover, the decoding table stored in the decoding data memory 50 can reduce a cache miss occurrence since it can be constituted by table elements with a high use frequency.例文帳に追加

また、復号データメモリ５０に格納された復号テーブルは、使用頻度の高いテーブル要素から構成できるので、キャッシュミス発生を低減できる。 - 特許庁

An operating condition of each of dot elements forming a line head is checked by each element and information about an operable or inoperable condition of each dot element is stored in a memory.例文帳に追加

ラインヘッドを構成する各ドット素子の動作状態を１素子ずつチェックしてドット素子毎に動作可または動作不可の情報を記憶する。 - 特許庁

Memory banks #0 to #3 (121 to 124) each regard 32-bit pixel data, i.e., structure data, as one word and retain the pixel data as alignment elements.例文帳に追加

メモリバンク＃０乃至＃３（１２１乃至１２４）の各々は、構造データである３２ビットの画素データを１ワードとして、この画素データを配列の要素として保持する。 - 特許庁

To change the arrangement on an array of elements of a structure of an instruction to access a memory from an access pattern of the structure during compile or link.例文帳に追加

コンパイルまたはリンク時に，メモリアクセスする命令の構造体のアクセスパターンから，該構造体の要素の配列上の配置を変更できるようにする。 - 特許庁

To provide an MRAM memory cell which reduces the influence of variations in characteristics of MTJ elements, and stably writes and reads data.例文帳に追加

ＭＴＪ素子の特性のバラツキによる影響を抑制し、データの書き込み及び読み出しを安定して行うことができるＭＲＡＭメモリセルを提供すること。 - 特許庁

To provide a nonvolatile memory device having reduced area by decreasing the number of elements in a circuit for latching and comparing a defect column address to improve performance.例文帳に追加

欠陥カラムアドレスをラッチし比較するための回路の素子個数を減らして面積を減らし、性能を向上させられる不揮発性メモリ素子を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device having non-volatile memory elements with which testing at a high temperature is possible and shortening of the manufacturing process is realized.例文帳に追加

高温での試験が可能となり製造工程の短縮を実現する不揮発性記憶素子を有する半導体装置の製造方法の提供。 - 特許庁

An object referring mechanism 3 judges a request for referencing the elements of the memory object applied to a byte code executing mechanism 1 by referencing the object reference table 2.例文帳に追加

オブジェクト参照機構３は、オブジェクト参照テーブル２を参照してバイトコード実行機構１に与えられるメモリオブジェクトの要素参照要求を判別する。 - 特許庁

A character font memory 2-2 of this character font output device divides the component elements of a character in every stroke and also stores a character font to which the character stroke making order information is added.例文帳に追加

文字フォントメモリ２−２は文字を構成する各要素を１画毎に分割すると共に、その筆順情報を付加した文字フォントを記憶する。 - 特許庁

To provide a semiconductor memory device that forms a resistance part by a low forming voltage, and improves the reliability of a resistance change element and the other elements.例文帳に追加

低いフォーミング電圧により抵抗部を形成し、抵抗変化素子およびその他の素子の信頼性を向上する半導体メモリを提供する。 - 特許庁

Since the memory can carry out the reading of data without providing access transistors ATRs corresponding to respective tunnel magneto resistance elements TMRs, the array area can be miniaturized.例文帳に追加

各トンネル磁気抵抗素子ＴＭＲに対応してアクセストランジスタＡＴＲを設けることなくデータ読出を実行できるので、アレイ面積を小型化できる。 - 特許庁

The memory elements 31a-31c are provided with a first state wherein an electric resistance is relatively high and a second state wherein the electric resistance is relatively low.例文帳に追加

記憶素子３１ａ〜３１ｃは、電気抵抗が相対的に高い第１の状態と、電気抵抗が相対的に低い第２の状態とを有する。 - 特許庁

To provide a reference voltage generating circuit in which write-in/erasing voltage can be generated according to dispersion of manufacturing of nonvolatile semiconductor memory elements.例文帳に追加

不揮発性半導体記憶素子の製造バラツキに合わせて、書き込み・消去電圧を発生させることのできる基準電圧発生回路を提供する。 - 特許庁

Capacitance elements (C1, C2) are connected with storage nodes (SN, /SN), by utilizing a process for fabricating the floating gate (FG) and the control gate (CG) of a flash memory cell.例文帳に追加

フラッシュメモリセルのフローティングゲート（ＦＧ）およびコントロールゲート（ＣＧ）を製造する工程を利用して、容量素子（Ｃ１，Ｃ２）を、記憶ノード（ＳＮ，／ＳＮ）に接続する。 - 特許庁

To provide an electrophoretic display device which can prevent occurrence of an operational malfunction in a memory circuit due to fluctuation of performance of elements, and is excellent in manufacturability and operational reliability.例文帳に追加

素子ばらつきによるメモリ回路の動作不具合の発生を防止でき、製造性及び動作信頼性に優れた電気泳動表示装置を提供する。 - 特許庁

Thus, each ON period of the two memory control signals does not overlap with the other, so the two switch elements are not made ON at the same time.例文帳に追加

これにより、２つのメモリ制御信号のそれぞれのオン期間が重複しなくなるため、前記２つのスイッチ素子は同時にオンすることがなくなる。 - 特許庁

The semiconductor device includes a plurality of field effect transistors provided on an insulating layer, and a plurality of memory elements provided on a plurality of field effect transistors.例文帳に追加

絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子とを有する。 - 特許庁

To provide a structure of a storage device which can operate memory elements utilizing silicide reaction without changing a voltage value, and its driving method.例文帳に追加

電圧値を変えることなく、シリサイド反応を利用したメモリ素子を動作させることを可能とする記憶装置の構成及びその駆動方法を提案する。 - 特許庁

The unit 25 is provided with a queue 30 consisting of several queue elements 32 capable of temporarily storing the memory access request.例文帳に追加

このメモリ・アクセス要求処理ユニットは、メモリ・アクセス要求を一時的に格納することができるいくつかの待ち行列要素からなる待ち行列を備える。 - 特許庁

The magnetic memory includes a switching element 6 controlled in its conductivity by a gate electrode 5 and three magnetoresistive elements 44, 48, 52 connected thereto in series.例文帳に追加

ゲート電極５によって伝導を制御されたスイッチング素子６と、それに直列接続された３つの磁気抵抗効果素子４４，４８，５２を有する。 - 特許庁

The CPU 5 determines the respective relations of the physical characteristics of the music, the evaluation of the person and the elements of the evaluation and stores these relations into a memory section 4.例文帳に追加

そして、ＣＰＵ５は、曲の物理的特性、人の評価、及び、評価の要素のそれぞれの関係を求め、それらの関係を記憶部４に記憶させる。 - 特許庁

At least on the memory cell array 100, the oxides of the elements contained in the ferroelectric layer 14 are formed as hydrogen barrier films 42 and 44.例文帳に追加

少なくともメモリセルアレイ１００の上に、水素バリア膜４２，４４として、強誘電体層に含有される元素の酸化物が形成されている。 - 特許庁

Programming currents are passed between the first and second control lines to concurrently set the first and second magnetic memory elements to different programmed resistances.例文帳に追加

プログラミング電流が第１および第２の制御線の間に流れて、第１および第２の磁気メモリ素子を、異なるプログラムされた抵抗に同時に設定する。 - 特許庁

To provide a highly reliable semiconductor memory capable of a high speed operation by fabricating TFTs and semiconductor elements on a substrate having an insulating surface.例文帳に追加

絶縁表面を有する基板上にＴＦＴおよび半導体素子を作製し、信頼性が高く、高速動作可能な半導体記憶装置を提供する。 - 特許庁

To provide a method of parsing a markup language document including syntactic elements to improve a competing with a memory and a processing burden in an apparatus having hardware constrains.例文帳に追加

ハードウェア制約のある装置でのメモリとの競合および処理負担を改善する構文要素を含むマークアップ言語文書の解析方法を提供する。 - 特許庁

An order of precedence previously set against a target value vector of a head end link of the robot and elements of the vector is memorized in a memory device 40.例文帳に追加

記憶装置４０にはロボットの先端リンクの目標値ベクトルとそのベクトルの要素に対して予め設定された優先順位が記憶されている。 - 特許庁

A diagnostic device 20 for analyzing a trace stream reconfigures the related memory address from the trace data elements using reference address registers 30-2.例文帳に追加

トレースストリームを分析するための診断装置２０は、参照アドレスレジスタ３０−２を使用して、トレースデータ要素から関連付けられたメモリアドレスを再構成する。 - 特許庁

To provide a storage device which can be increased in a rewritable frequency of variable resistance elements constituting memory cells to prolong the life.例文帳に追加

メモリセルを構成する可変抵抗素子の書き換え可能回数を多くすることができ、寿命を長くすることが可能である記憶装置を提供する。 - 特許庁

Moreover, the first and second crystallization temperatures are different from each other so that the first and second phase change memory elements are programmable at mutually different temperatures.例文帳に追加

前記第１及び第２相変化メモリ要素を互いに異なる温度においてプログラムできるように前記第１及び第２結晶化温度は互いに異なる。 - 特許庁

The elements indicated by the position indicated by the head pointer are removed, and the head pointer moves backward by one memory position in a direction opposite to the direction indicated by the direction flag.例文帳に追加

ヘッド・ポインタが指し示す位置が示す要素は除去され、ヘッド・ポインタは方向フラグが示す方向とは反対の方向にメモリ位置１つ分だけ後退する。 - 特許庁

The apparatus provides an external memory device 20 as a database with machine elements and acoustic features corresponding to them, and various acoustic features and evaluation words corresponding to them.例文帳に追加

機械要素とそれに対応する音響特性、様々な音響特性とそれに対応する評価語を外部記憶装置２０にデータベースとして備える。 - 特許庁

To provide a semiconductor device having memory elements formed using thin-film transistors which are formed on a substrate having an insulating surface.例文帳に追加

絶縁表面を有する基板上に形成された薄膜トランジスタを有し、薄膜トランジスタを用いて形成されたメモリーを有する半導体装置を提供する。 - 特許庁

Each data storage device (110, 410) includes a plurality of shunt elements (120, 420) having controlled current paths connected in series, and a plurality of memory cells (114, 414) having programmable resistance states.例文帳に追加

データ記憶装置(110,410)は、直列の被制御電流経路を有する複数のシャント素子(120,420)と、プログラム可能な抵抗状態を有する複数のメモリセル(114,414)とを含む。 - 特許庁

In the group memory, a plurality of pieces of data can be stored in a plurality of data groups consisting of many elements by attaching one address respectively.例文帳に追加

このグループ記憶装置内では、複数のデータがそれぞれ、１つのアドレスを付けて多数の要素から成る複数のデータグループ内に記憶可能である。 - 特許庁

This display screen 5 is constituted of liquid crystal display elements having memory performance, and even after the power source of the main body is turned off, the display of the index data is maintained.例文帳に追加

この表示画面５はメモリ性を有する液晶表示素子にて構成され、本体の電源をオフした後であってもインデックスデータの表示が維持される。 - 特許庁

To provide a floating-gate forming method for flash memory elements, whereby a space between floating gates can be minimized, using a comparably large design rule.例文帳に追加

比較的大きいデザインルールを用いてフローティングゲート間の間隔を最小化することができるフラッシュメモリ素子のフローティングゲート形成方法を提供すること。 - 特許庁

The system and method includes a step 205 for counting function defective elements in at least one instance of a geometric pattern defined by the memory segment, a step 209 for declaring a fault state within the memory segment when the number of the counted function defective elements is equal at least to a fault threshold, and a step 214 for re-mapping the memory segment in response to the declared fault state.例文帳に追加

メモリセグメントの定義された幾何学的パターンの少なくとも１つのインスタンスにおける機能不良素子をカウントするステップ２０５と、カウントされた機能不良素子の数が、故障閾値と少なくとも等しい場合、メモリセグメント内の故障状態を宣言するステップ２０９と、宣言された故障状態に応答して、メモリセグメントを再マッピングするステップ２１４と、を含む。 - 特許庁

The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines, and a control circuit for driving selectively the bit line Bl and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとが直列接続されたメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線の交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

In this nonvolatile semiconductor memory device, a memory string connecting in series a plurality of storage elements MT101 to MT116 that can electrically write and delete the data is connected between the first and second common lines (bit line connected to the memory string and the adjacent bit line).例文帳に追加

電気的にデータの書き込みおよび消去が可能な記憶素子ＭＴ１０１〜ＭＴ１１６が複数個直列に接続されたメモリストリングが、第１および第２の共通線（当該メモリストリングが接続されたビット線と、隣のビット線）の間に接続された不揮発性半導体記憶装置である。 - 特許庁

Since a semiconductor sheet is anisotropic, and further a current generally does not flow through a flat surface of the semiconductor sheet, all memory elements are provided to a memory array lattice by putting a single anisotropic semiconductor sheet between the column line and the row line of the memory array lattice.例文帳に追加

半導体シートが異方性であるため、および電流が概して半導体シートの平面を流れないため、メモリアレイ格子の行線と列線との間に単一の異方性半導体シートを狭着することにより、メモリアレイ格子に対しすべてのメモリ素子を提供することができる。 - 特許庁

When recording information (word 10 etc.) to a storage device which has a plurality of memory cells C1-C12 composed of variable resistance elements, the information is encoded so that the number of memory cells recorded in a high resistance status is larger than the number of memory cells recorded in a low resistance status.例文帳に追加

可変抵抗素子から成るメモリセルＣ１〜Ｃ１２を複数有する記憶装置に対して、情報（ワード１０等）を記録する際に、高抵抗状態に記録されるメモリセルの個数が、低抵抗状態に記録されるメモリセルの個数よりも多くなるように、符号化して記録を行う。 - 特許庁

A memory control part 3 generates a read address for the line memory 2 so as to make the sequence of color imaging signals read from the line memory 2 a sequence which is different from the sequence of the pixels outputted from the imaging elements 1 and is requested by an imaging processing part 4 at a post stage.例文帳に追加

メモリ制御部３は、ラインメモリ２から読み出されるカラー撮像信号の順序が、撮像素子１から出力された順序と異なる、後段の撮像処理部４において要求される順序となるように、ラインメモリ２に対する読み出しアドレスを生成する。 - 特許庁

In this nonvolatile semiconductor storage device, the data stored in an undecided data storing memory area which is constituted of EEPROM are replaced with a determined data storing memory area which is constituted of memory elements capable of writing the data only once, after the lapse of predetermined period.例文帳に追加

本発明の不揮発性半導体記憶装置は、ＥＥＰＲＯＭで構成する未確定データ格納メモリ領域に記憶したデータを、所定の時間が経過した後に、１回だけデータ書き込みを行うことができるメモリ素子で構成する確定データ格納メモリ領域に置き換える。 - 特許庁