「Memory elements」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a reconfigurable integrated circuit in which a plurality of programmable wiring switches for setting wiring states among basic tiles of basic circuit elements comprise a nonvolatile memory device.例文帳に追加

基本の回路要素の基本タイルの間の配線状態を設定する複数のプログラマブル配線スイッチが不揮発性記憶素子で構成される再構成可能集積回路を提供する。 - 特許庁

To provide a non-volatile ferroelectric memory device and its driving circuit in which drive capability of elements can be made the maximum by performing efficiently layout and minimizing chip size.例文帳に追加

レイアウトを効率よくしてチップサイズを最小化し、素子の駆動能力を極大化させることができる不揮発性強誘電体メモリ装置並びにその駆動回路を提供すること。 - 特許庁

Due to retrieval of the location descriptors ahead, unneeded buffering of the data elements within the storage controller is avoided, reducing the latency in writing the data into the main memory, thus improving performance.例文帳に追加

ロケーションデスクリプタを先行して取出すために、上記コントローラ内のデータ要素の不要なバッファリングが回避され、データのメインメモリへの書込み時のレイテシーが低減し、性能が改善される。 - 特許庁

To reduce a chip size by reducing the number of memory elements or the number of output signal lines after A/D conversion in a CMOS image sensor on which parallel A/D converters are mounted.例文帳に追加

列並列型のＡＤ変換器が搭載されたＣＭＯＳイメージセンサにおけるＡＤ変換された後のメモリー素子数や出力信号線の数を減少させてチップサイズを小さくする。 - 特許庁

To provide a column redundancy control circuit for a semiconductor memory, in which the number of elements and a chip size are reduced by drastically simplifying a circuit for replacing a faulty column by a redundancy column.例文帳に追加

不良カラムを冗長カラムに置き換える回路を大幅に簡素化し素子数とチップサイズを縮小する半導体記憶装置のカラム冗長制御回路を提供する。 - 特許庁

The height positions of the terminal parts 26 of the respective memory elements 35 of the large-sized and small-sized tape cartridges C1 and C2 are set at the position of the same size from a tape traveling center position X.例文帳に追加

かくして、大型・小型の両テープカートリッジＣ１・Ｃ２の各々のメモリ素子２５の端子部２６の高さ位置は、テープ走行中心位置Ｘから同一寸法の位置に設定する。 - 特許庁

In a complete CMOS SRAM in which a memory cell is constituted of six pieces of MISFETs, capacitive elements C having stack structures are formed of lower electrodes 16 covering the top of the memory cell, upper electrodes 19, and capacitor insulating films 18 formed between the electrodes 16 and 19.例文帳に追加

６個のＭＩＳＦＥＴでメモリセルを構成した完全ＣＭＯＳ型のＳＲＡＭにおいて、メモリセルの上部を覆う下部電極１６、上部電極１９およびこれらに挟まれた容量絶縁膜１８によってスタック構造の容量素子Ｃを形成する。 - 特許庁

The PLD has: the memory 213 storing information inputted from an information source 15 present outside the PLD; a circuit element group 3 comprising a plurality of circuit elements; and the logic circuit 2 constructed on the circuit element group according to the information inside the memory.例文帳に追加

ＰＬＤ（２１７）が、ＰＬＤの外に存在する情報源（１５）から入力された情報を記憶するメモリ（２１３）と、複数の回路要素から成る回路要素群（３）と、メモリ内の情報に従って回路要素群上で構築された論理回路（２）とを備える。 - 特許庁

The magnetic semiconductor memory device 1 is an MRAM that uses tunnel magnetoresistance effect (TMR) to read recorded information, and it is provided with adjacent two magnetoresistive elements 4 and 5 which comprise one memory cell.例文帳に追加

本発明に係る磁気半導体メモリ装置１は、トンネル磁気抵抗効果（ＴＭＲ）を用いて、記録された情報を読み出すＭＲＡＭであって、隣接する２つの磁気抵抗素子４・５を備えており、これら磁気抵抗素子４・５によって１つのメモリセルが形成されている。 - 特許庁

The moving image processing method processes a syntax element with high appearance frequency by using a probability state variable held in a second memory 13 with small access latency and processes other syntax elements by using a probability state variable held in a first memory 12 with large access latency.例文帳に追加

本発明は、アクセスレイテンシの小さな第２のメモリ１３に保持した確率状態変数を用いて出現頻度の高いシンタックスエレメントを処理し、アクセスレイテンシの大きな第１のメモリ１２に保持した確率状態変数を用いて他のシンタックスエレメントを処理する。 - 特許庁

Combination of magnitude of a relieving region defined as a range in which replacement of defective elements are permitted by one redundant element in a memory cell array and the number of redundant elements used for replacing a defective element in one relieving region is set by only connection change of wirings.例文帳に追加

メモリセルアレイのなかで一つの冗長エレメントにより不良エレメント置換が許容される範囲として定義される救済領域の大きさと、その一つの救済領域内の不良エレメント置換に供される冗長エレメントの数との組み合わせが、配線の接続変更のみにより設定される。 - 特許庁

In this case, the motor 111 sequentially moves the imaging elements 12a to 12n onto an optical axis of the photographing optical system and the photographing unit 10 uses the imaging elements 12a to 12n to sequentially generate image data for one frame, and a memory 1B sequentially stores the image data generated by the photographing unit 10.例文帳に追加

このときに複数の撮像素子１２ａ〜１２ｎを撮影光学系光軸上に順次移動させ複数の撮像素子１２ａ〜１２ｎを順次用いて１コマ分の画像データを順次生成させ、撮影ユニット１０で生成された画像データをメモリ１Ｂに順次記憶していく。 - 特許庁

A control section 1, according to a map scale designated by a user via an input section 2, draws, on its internal drawing memory, roads including its own-vehicle position obtained by a position information acquiring section 4 and display elements including city centers (display elements representing a city and the representative position of the city) or facilities.例文帳に追加

制御部１は、入力部２を介してユーザにより指定されるマップスケールにしたがい、位置情報取得部４で取得される自車位置を含む道路と、シティセンター（都市を代表する表示要素で、都市の代表位置）もしくは施設を含む表示要素を、内蔵する描画メモリに描画する。 - 特許庁

The memory cells MC (m, n) and MC (m+1, n) have the magnetic tunnel junction elements MR1 and MR11 respectively connected with the word lines WLn at one end, and connected with the bit lines BLm and BLm+1 at the other end of the magnetic tunnel junction elements MR1 and MR11.例文帳に追加

メモリセルＭＣ（ｍ，ｎ）およびＭＣ（ｍ＋１，ｎ）は、ワード線ＷＬｎにそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ１およびＭＲ１１を有し、磁気トンネル接合素子ＭＲ１およびＭＲ１１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。 - 特許庁

This semiconductor memory is provided with a pair of complementary data bus DB, DB#, capacitive elements C01, C02 corresponding to even-numbered addresses, an equalizing circuit TE, an amplifier 10, capacitive elements C11, C12 corresponding to odd-numbered addresses, an equalizing circuit TO, and an amplifier 11.例文帳に追加

本発明による半導体記憶装置は、相補データバス対ＤＢ、ＤＢ♯、偶数アドレス対応の容量素子Ｃ０１，Ｃ０２、イコライズ回路ＴＥおよび増幅器１０、ならびに奇数アドレス対応の容量素子Ｃ１１，Ｃ１２、イコライズ回路ＴＯおよび増幅器１１を備える。 - 特許庁

An MRAM 10 is constituted by making one memory cell comprise 2 MTJ elements 1 and 2 and a single MOS transistor 8, and arranging the respective MTJ elements 1 and 2 at the intersection positions of 2 word lines 4a and 4b corresponding to each of them and one common bit line 3 common to both of them.例文帳に追加

ＭＲＡＭ１０を、１メモリセルが２個のＭＴＪ素子１，２と単一のＭＯＳトランジスタ８を含み、各ＭＴＪ素子１，２を、それぞれに対応した２本の書き込みワード線４ａ，４ｂと、両者に共通の１本の共通ビット線３との交差位置に配置して構成する。 - 特許庁

The display device is provided with a refresh control means which writes the image information stored in an image memory into the liquid crystal display elements corresponding to the respective pixels of a liquid crystal display part in the refresh time Tref of a time interval shorter than the information holding time Thol of the liquid crystal display elements.例文帳に追加

液晶表示素子の情報保持時間Ｔｈｏｌｄより短い時間間隔のリフレッシュ時間Ｔｒｅｆで、液晶表示部の各画素に対応した液晶表示素子に、画像メモリに記憶されている画像情報をそれぞれ書き込むリフレッシュ制御手段を設ける。 - 特許庁

The optical printer head includes a light emitting element array, in which a plurality of light emitting elements are arranged and divided into a plurality of light emitting element groups, a plurality of emission control units each having a volatile memory provided in correspondence with the plurality of light emitting element groups, and the volatile memory storing the correction data of the plurality of light emitting elements, respectively.例文帳に追加

光プリンタヘッドは、複数の発光素子が配列された発光素子アレイであって、複数の発光素子が複数の発光素子群に分けられている発光素子アレイと、複数の発光素子群に対応して設けられ、揮発性メモリをそれぞれ有する複数の発光制御部と、複数の発光素子それぞれの補正データが記憶された不揮発性メモリと、を有する。 - 特許庁

A nonvolatile semiconductor memory device has: a plurality of first wiring lines; a plurality of second wiring lines that intersects with the first wiring lines; and a memory cell array having a plurality of memory cells that comprises variable resistive elements for storing electrically re-writable resistance values, which are arranged at each intersection between the first wiring lines and the second wiring lines, in a nonvolatile manner as data.例文帳に追加

不揮発性半導体記憶装置は、複数の第１の配線、第１の配線に交差する複数の第２の配線、並びに第１及び第２の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイを有する。 - 特許庁

The memory is provided with first magnetoresistance effect elements MTJ1 to 0 arranged in a matrix to be used as storage elements, and a second magnetoresistance effect element BMTJ1 inserted in between a bit line to which the first magnetoresistance effect elements are connected and a reading bias power source to supply a negative current from the reading bias power source circuit.例文帳に追加

磁気ランダムアクセスメモリは、記憶素子として使用するマトリクス状に配置された第１の磁気抵抗効果素子ＭＴＪ１−０と、該第１の磁気抵抗効果素子が接続されたビット線と読み出し用バイアス電源との間に介挿されて、該読み出し用バイアス電源回路からの負荷電流を供給する第２の磁気抵抗効果素子ＢＭＴＪ１とを具備する。 - 特許庁

A vector instruction issuing part sorts a plurality of elements comprising the vector data to an element group and controls to start the tranferring the element group with all element out of the plurality of element groups read from the main memory by the memory access control part from the load buffer to the vector processing part.例文帳に追加

ベクトル命令発行部は、ベクトルデータを構成する複数の要素を複数の要素群に分け、複数の要素群のうちで全ての要素がメモリアクセス制御部によりメインメモリから読み出された要素群に対して、ロードバッファからベクトル処理部への転送を開始するように制御する。 - 特許庁

Also, regarding the memory cell matrix among the divided peripheral circuit and memory cell matrix, the entire connection verification is performed for a decoder, the connection verification is performed within a constituting element for a common signal line and an intrinsic signal line in the constituting elements other than the decoder, and a unit circuit is taken out and the connection verification is performed.例文帳に追加

また、分割した周辺回路とメモリセルマトリックスのうちメモリセルマトリックスに関してデコーダは全体の接続検証を行い、デコーダ以外の構成要素において共通信号線、固有信号線は構成要素内で接続検証を行い、単位回路は取り出して接続検証を行う。 - 特許庁

By constituting this semiconductor device by a circuit pattern 23 provided with a plurality of mounting areas, circuit elements (memory chips 27) respectively fixed to the front and back surfaces of the circuit pattern 23 and insulating resin 30 for sealing the circuit pattern 23 and the memory chips 27, a mounting area is reduced.例文帳に追加

複数の実装領域を有する回路パターン２３と、当該回路パターン２３の表裏面にそれぞれ固着された回路素子（メモリチップ２７）と、前記回路パターン２３及び前記メモリチップ２７を封止する絶縁性樹脂３０とで半導体装置を構成することで、実装面積を低減化する。 - 特許庁

The YUV format to be stored into the memory 106 is selected from A or B based on the comparison of the information on the discrepancy between the color differences (U, V) of horizontal two elements in a format determination section 102 with respect to the RGB data (d1, d2) which are the input and output display data of the memory section 112.例文帳に追加

メモリ部１１２の入出力表示データであるＲＧＢデータ（ｄ１，ｄ２）に対し、フォーマット判断部１０２で、水平２画素の色差（Ｕ，Ｖ）差異情報と、レジスタ設定されるＵ差，Ｖ差の閾値との比較をもとに、メモリ１０６に格納するＹＵＶフォーマットをＡ又はＢから選択する。 - 特許庁

Radioactive rays penetrating the object irradiates against the picture pick-up panel 11, a produced second image data is wrote in the image memory 20, and the image data of the position represented by the defect information memorized in the defect information memory 26 is amended by the image data of normal image elements of this position.例文帳に追加

被写体を透過した放射線を撮像パネル１１に照射して作成した第２の画像データを画像メモリ部２０に書き込み、欠陥情報メモリ部２６に記憶されている欠陥情報で示された位置の画像データを、この位置の周囲の正常画素の画像データを用いて補正する。 - 特許庁

A magnetic random access memory includes a plurality of hard masks 410; a plurality of magnetic memory elements 100 formed each by using a corresponding hard mask in the plurality of hard masks; and at least one of conductor 430a or 430b formed near the hard mask 410.例文帳に追加

複数のハードマスク（４１０）と、前記複数のハードマスクのうちの対応する１つを使用してそれぞれ形成された複数の磁気メモリ素子（１００）と、前記ハードマスク（４１０）の近くに形成された少なくとも１つの導体（４３０ａ及び４３０ｂ）とを含む、磁気ランダムアクセスメモリ。 - 特許庁

To provide a technology of securing the output signal of a memory cell constituted of four MOS transistors (two selection MOS transistors and two load MOS transistors) and two capacitative elements when reading in a semiconductor storage device having the memory cell .例文帳に追加

本発明の目的は、4個のＭＯＳトランジスタ（２個の選択ＭＯＳトランジスタと２個の負荷ＭＯＳトランジスタ）と、２個の容量素子とで構成されるメモリセルを有する半導体記憶装置において、読出し時における、前記メモリセルの出力信号を確保する技術を提供することである。 - 特許庁

The page mode write-in means is provided with one latch per one column of a non-volatile memory array, and a control logic circuit outputting a row selecting signal in accordance with contents of the temporary storage device at a stage at which a column of the non-volatile memory array is written, in order to storing page selection information elements.例文帳に追加

ページモード書込み手段は、ページ選択情報要素を記憶するために不揮発性メモリアレイ１列当たり１つのラッチ及び不揮発性メモリアレイの列を書込む段階で一時記憶装置の内容に応じて行選択信号を出力する制御論理回路を備える。 - 特許庁

Each of a plurality of memory regions 3 provided to a magnetic memory 1 comprises TMR elements 4a and 4b, including a first magnetic layer 41 whose magnetization direction changes, depending on the external magnetic field, and a writing wiring 31, in which the external magnetic field is presented to the first magnetic layer 41 by a writing current.例文帳に追加

磁気メモリ１が備える複数の記憶領域３のそれぞれは、外部磁界によって磁化方向が変化する第１磁性層４１を含むＴＭＲ素子４ａ及び４ｂと、書き込み電流によって第１磁性層４１に外部磁界を提供する書き込み配線３１とを有する。 - 特許庁

A pixel includes: a transistor 5 which is turned on and off with a selection signal of a selection line; a static memory (including two driving transistors 2 and 4) connected to a data line 9 through the transistor 5; and light emitting elements 1 and 3 whose light emission is controlled according to the storage state of the static memory.例文帳に追加

画素は、前記選択ラインの選択信号によってオンオフされるトランジスタ５と、このトランジスタ５を介し、前記データライン９に接続されるスタティックメモリ（２つの駆動トランジスタ２，４を含むメモリ）と、このスタティックメモリの記憶状態に応じて発光が制御される発光素子１，３と、含む。 - 特許庁

The semiconductor device includes a CPU chip 4 having a transmitting and receiving optical element 3a, a memory chip 5 having a transmitting and receiving optical element 3b, and the transposer 1 which has a waveguide 2 for transmitting light between the transmitting and receiving optical elements 3a and 3b and is joined to the CPU chip 4 and memory chip 5.例文帳に追加

半導体装置は、送受光素子３ａを有するＣＰＵチップ４と、送受光素子３ｂを有するメモリチップ５と、送受光素子３ａ，３ｂの間で光を伝送するための導波路２を有し、ＣＰＵチップ４およびメモリチップ５と接合されたトランスポーザ１とを備える。 - 特許庁

In the case that a memory card 122 is removed from the digital camera 120 and loaded to a port 130 of the image server 100, the image server 100 automatically detects the memory card 122, downloads a stored image and adds various data elements such as a camera ID and a captured date to the image data.例文帳に追加

メモリカード１２２がディジタルカメラ１２０から取り外されて画像サーバ１００のポート１３０に配置される場合、画像サーバ１００は自動的にメモリカード１２２を検出し、記憶されている画像をダウンロードし、様々なデータ要素、例えばカメラＩＤ，キャプチャの日付等を追加する。 - 特許庁

The magnetic memory element 10 is provided with wires connected to the first, second, and third magnetic layers 1, 2, 3, respectively, and the magnetic memory elements 10 are arranged near the intersections of the wires to form the magnetic storage device.例文帳に追加

また、この磁気記憶素子１０と、第１の磁性層１側に接続された配線と、第２の磁性層２側に接続された配線と、第３の磁性層３側に接続された配線とを有し、これら配線の交差点付近に磁気記憶素子１０が配置された磁気記憶装置を構成する。 - 特許庁

To realize an animation display method in a portable type electronic device that achieves the object of being used on a platform with limited memory capacity, realizing the effect of signaling many animations, and using animation image elements repeatedly by saving the amount of memory.例文帳に追加

メモリ容量の制限されたプラットフォーム上で使用され、多数のアニメーションを報知する効果を実現し、メモリ容量を節約しアニメーション画像要素を繰り返し使用する目的を達成することができる携帯型電子装置におけるアニメーション表示方法を実現する。 - 特許庁

Length of the shape memory actuator is shortened by flowing a current for causing the displacement of the cam means 7 in a position wherein they permit the backward movement of the two stop elements 5 toward a mutual close position.例文帳に追加

形状記憶アクチュエーターは、相互近接位置に向けて二つの止め要素５を移動させることを可能にする位置にカム手段７を移動させるために電流を流すことによって長さが短くなる。 - 特許庁

In the main control board 100 of the game machine, three kinds are prepared as specified function memory elements to be used by a CPU 102 for an operation and temporary storage, etc., in the process of performing the control processing.例文帳に追加

遊技機の主制御基板１００において、ＣＰＵ１０２が制御処理を行う過程で演算、一時的な記憶等に使用する特定機能記憶素子として３種類を用意する。 - 特許庁

To provide a semiconductor device which uses non-volatile memory elements and is capable of optimizing its device characteristics and improving its manufacturing yield after a diffusion process is performed, and to provide a voltage transformation method and an inspection method.例文帳に追加

不揮発性メモリ素子を用い、拡散工程後にデバイス特性の最適化と歩留りの向上を実現することができる半導体装置、電圧変換方法および検査方法を提供する。 - 特許庁

To achieve a structure of an array whose size is small enough to reduce the leakage current of the non-selected memory cells and does not increase its layout area in a nonvolatile storage device using resistance change elements.例文帳に追加

抵抗変化型素子を用いた不揮発性記憶装置について、非選択メモリセルの漏れ電流を十分に低減できるよう、アレイサイズが小さく、かつ、レイアウト面積が増大しない構造を実現する。 - 特許庁

The MTJ memory cell MC has access transistors ATR which is turned on in response to the activation of corresponding word lines and tunnel magneto-resistive elements TMR whose electric resistance values are varied according to stored data.例文帳に追加

ＭＴＪメモリセルＭＣは、対応するワード線の活性化に応答してターンオンするアクセストランジスタＡＴＲと、記憶データに応じて電気抵抗が変化するトンネル磁気抵抗素子ＴＭＲとを有する。 - 特許庁

Continuity states between source terminals and drain terminals of the first and the second nonvolatile memory elements 21, 22 are made different each other (one side: OFF state, the other side: ON state), and information is stored.例文帳に追加

その第１，第２の不揮発性メモリ素子２１，２２のソース端子とドレイン端子間の導通状態を相異なる状態（一方をＯＦＦ状態、他方をＯＮ状態）にして情報を記憶させる。 - 特許庁

To provide a liquid crystal display device permitting to make a picture easy to watch as much as possible by suppressing generation of flickers when rewriting the picture of the display elements made of a liquid crystal having a memory function by interlace scanning.例文帳に追加

メモリ性を有する液晶からなる表示素子の画面をインターレース走査によって書き換える際に、フリッカの発生を抑えて極力見やすい画面とすることのできる液晶表示装置を得る。 - 特許庁

To provide a semiconductor storage device capable of suppressing characteristic variance, by which a high operation rate can be obtained, among resistance variation type nonvolatile memory elements, a structure, and a manufacturing method.例文帳に追加

抵抗変化型不揮発性記憶素子における、高い動作率を得ることができ素子間の特性ばらつきを抑制することができる半導体記憶装置、構造、及び製造方法を提供する。 - 特許庁

The driving part has a differential amplifier Amp for outputting a reading signal SO, a constant current load, and a control part 30 for executing the resistance changing operation and a direct verifying operation to the memory elements 21.例文帳に追加

駆動部は、読み出し信号ＳＯを出力する差動アンプＡｍｐと、定電流負荷と、記憶素子２１に対して抵抗変化動作とダイレクトベリファイ動作とを実行する制御部３０とを有している。 - 特許庁

A color CCD 306 provided to a scanner 300 has read elements of the primary colors R, G, and B arranged shifting in a vertical scanning direction, and an inter-line correction memory 305 is prepared to correct shifts.例文帳に追加

スキャナ３００の備えるカラーＣＣＤ３０６はＲ、Ｇ、Ｂ３色の読取素子が副走査方向にずれて配置されており、このずれを補正するためにライン間補正メモリ３０５が用意されている。 - 特許庁

A defective pixel detection unit 11 prepares a memory 12 which stores pixel values of digital image signals which are outputted for each pixel of lines of a predetermined number or larger included in imaging elements for specified ranges.例文帳に追加

欠陥画素検出部１１は、撮像素子に含まれる所定数以上のラインの画素毎に出力されるデジタル画像信号の画素値を指定した範囲毎に記憶するメモリ１２を備える。 - 特許庁