「Memory elements」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

Since the memory address of the drawing elements and a developing processing constitution ID are allowed to correspond to each other to be stored in a table, object data to which common developing processing constitution is adaptable can be successively taken out of a buffer to be processed and, therefore, the writing number of times of a developing processing means can be reduced.例文帳に追加

描画要素の格納アドレスと展開処理構成ＩＤとを対応させてテーブルに記憶したので、共通の展開処理構成が適用可能なオブジェクトデータを順次バッファから取り出して処理できるので、展開処理手段の書き換え回数が削減できる。 - 特許庁

The control part 30 controls to make the constant current load function as a load of the differential amplifier Amp, and output the reading signal SO on the basis of a current passing through the memory elements 21 and a current of the constant current load, during a period carrying out the direct verifying operation.例文帳に追加

制御部３０は、ダイレクトベリファイ動作を行う期間では、定電流負荷が差動アンプＡｍｐの負荷として機能すると共に、記憶素子２１に流れる電流と定電流負荷の電流とに基づいて読み出し信号ＳＯが出力されるように制御する。 - 特許庁

When this method is used, the material of the substrate 1 can be selected freely and, accordingly, the manufacturing cost of the memory element can be reduced, because various kinds of semiconductor elements, such as the TFT, etc., constituting the peripheral circuits 21 and 22 can be obtained by only manufacturing necessary portions as TFT substrates.例文帳に追加

この製法により、周辺回路２１，２２を構成するＴＦＴ等の各種半導体素子はＴＦＴ基板として必要な部分のみ作成すればよいため、メモリ素子の基板１として材質を自由選ぶことができ、メモリ素子の製造コストを下げることができる。 - 特許庁

The lithographic apparatus comprises an array of individually controllable elements that modulate a beam of radiation, a compressed-pattern memory that stores a compressed representation of a requested dose pattern to be formed on a substrate by the modulated beam, and a dictionary decompressor that at least partially decompresses the compressed representation.例文帳に追加

リソグラフィ装置は、放射ビーム変調用の個々に制御可能な素子アレイと、変調されたビームにより基板上に形成される要求照射パターンの圧縮表現を蓄積する圧縮パターン・メモリと、圧縮表現を少なくとも部分的に解凍する辞書解凍器とを含む。 - 特許庁

Kickstart processing jobs are selected, based on predetermined kickstart criteria, from the processing jobs in a memory unit, and a corresponding set of kickstart control elements 41 is provided at the user interface, each coupled to each one of the selected kickstart processing jobs.例文帳に追加

キックスタート処理ジョブは、メモリユニットにおける処理ジョブから所定のキックスタート基準に基づいて選択され、そして対応するキックスタート制御要素４１の集合はユーザインターフェースに備えられ、その各々破線託されたキックスタート処理ジョブのそれぞれの一に結合している。 - 特許庁

Each of the interpolation elements is composed of a half band pass filter and a polyphase filter serially connected thereto and in the polyphase filter, signals resulting from a delay element, a coefficient memory, a multiplexer, a multiplier and an adder circuit are processed in a rounding circuit and then outputted as an interpolated sample value.例文帳に追加

補完要素はハーフバンドパスフィルタとこれに直列に接続されたポリフェイズフィルタによって構成されこのポリフェイズフィルタは遅延要素、係数メモリ、マルチプレクサ、乗算器、加算回路から得た信号を丸め回路で処理された後補完されたサンプル値として出力される。 - 特許庁

To provide an image reader and a signal processing method capable of interpolating missing pixels with high accuracy and thus minimizing the memory capacity required for the interpolation, even if sensitivity characteristics vary among individual imaging elements that form an adhesion type image sensor.例文帳に追加

欠落画素を適切に補間することができ、密着イメージセンサーを構成する個々の撮像素子の感度特性などにばらつきがあっても、高精度に補間を行なえ、補間に要するメモリ容量を最小限に抑えることができる画像読取装置及び信号処理方法を提供する。 - 特許庁

When a free space is not enough even by this, image data of all document elements lower in cache priority than the document element of the request object and not currently used by any of data processing apparatuses is evicted from the cache memory 140, whereby the free space is enlarged.例文帳に追加

これでも空き容量が足りない場合は、その要求の対象の文書要素よりもキャッシュ優先度が低く且ついずれのデータ処理装置からも使用中でないすべての文書要素の画像データをキャッシュメモリ１４０から追い出すことで空き容量を増大させる。 - 特許庁

Then matrix elements of the element matrix and the arrangement matrix are sequentially read out and stored in the first local memory, and in each reading, an element corresponding to a matrix element read out from the arrangement matrix in the first partial vector is multiplied by a matrix element read out from the element matrix.例文帳に追加

そして、要素行列および配置行列の行列要素を一部ずつ順次読み出して第１局所メモリに格納し、その読み出し毎に、第１部分ベクトルのうち配置行列から読み出した行列要素に対応する要素を、要素行列から読み出した行列要素に乗じる。 - 特許庁

To provide a full electronic flash memory type external storage method and device which can be driven by software, can perform the active plug-in/out operations and can be applied to a small data processing system and have high efficiency, small volume containing all elements built into a single product, large capacity and a static operation and also high speed.例文帳に追加

高効率性、全てのエレメートを一つの単一製品に組み込んだ小容積、大容量、高速度、静的操作、ソフトウェアで駆動、活動プラグ・イン・アウトが可能で、小型データ処理システムに適用する全電子フッラシュ・メモリ式外部記憶方法及びその装置を提供する。 - 特許庁

A control lines group includes a plurality of first common lines (e.g. bit lines BLs) connecting sides of one end in common to the row and column directions and a plurality of second common lines (e.g. source lines SLs) similarly connecting sides of other end in common with respect to a plurality of magnetic memory elements.例文帳に追加

制御線群は、複数の磁気メモリ素子に対し、一端側を行方向および列方向に共通接続する複数の第１共通線（例えばビット線ＢＬ）と、他端側を同様に共通接続する複数の第２共通線（例えばソース線ＳＬ）を含む。 - 特許庁

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.例文帳に追加

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁

In an associative memory cell shown in figure 2, magnetoresistive elements TR101-TR104 are a TMR film used for a MRAM, and have a resistance value on accordance with a magnetizing direction by current magnetic fields of a pair of bit line (BL, /BL), an uncoincidence detecting line ML, and a reference current output line MSL.例文帳に追加

図２に示す連想メモリセルにおいて磁気抵抗素子ＴＲ１０１〜ＴＲ１０４はＭＲＡＭに用いられるＴＭＲ膜であり、ビット線対（ＢＬ，／ＢＬ）、不一致検出線ＭＬおよび基準電流出力線ＭＳＬの電流磁界による磁化方向に応じた抵抗値を有する。 - 特許庁

In a method addressing a solid state memory having address logic, a set of address elements is set by making (t) having address logic as the maximum allowable number of defective address lines and by allotting a set of address setting having symmetric distance of at least (t+1).例文帳に追加

アドレスロジックを有する固体メモリをアドレスする方法において、アドレスロジックを有するｔを欠陥のあるアドレスラインの最大許容可能数として、少なくともｔ＋１の対称距離を有するアドレス設定のセットを割当てることによって、アドレス素子のセットを設定する。 - 特許庁

Further, the main control circuit 4 monitors the sub power supply 18 and disables the gas cooker in trouble, and further detects disconnection of a coil 12 and failures of respective switching elements for opening and closing valves, and stores contents of the failures in a trouble detection storage memory 17 to disable reuse of the cookers, etc.例文帳に追加

また、主制御回路４は、副電源１８を監視し、異常時はガス調理機器を使用不可とし、また、コイル１２の断線、開弁用および閉弁用の各スイッチ素子の故障を検知し、異常内容を故障検知記憶メモリ１７に記憶して再使用を不可とする。 - 特許庁

A CPU 22 sequentially stores, at a previously decided sampling timing, digital data showing the amount of ultraviolet rays into a non-volatile memory 26, and has been obtained by receiving outputs from ultraviolet ray receiving elements 42A and 42B through integration circuits 30A and 30B and through an A/D converter 28.例文帳に追加

ＣＰＵ２２は紫外線受光素子４２Ａ及び４２Ｂからの出力を各々積分回路３０Ａ及び３０Ｂを介し、更にＡ／Ｄ変換器２８を介することによって得た紫外線量を示すデジタルデータを予め定められたサンプリングタイミングで不揮発性のメモリ２６に順次記憶する。 - 特許庁

In processing of a compile processing means 11 or linking means 12 of this compiler 1, an access pattern acquisition section 13 analyzes the instruction to access a memory from the result of analyzing an input program, and acquires the access pattern including the arrangement on the array of the structure elements, access frequency, and access order.例文帳に追加

コンパイル処理装置１のコンパイル処理手段１１またはリンク手段１２の処理の際に，アクセスパターン取得部１３が，入力プログラムの解析結果からメモリアクセスする命令を解析し，構造体要素の配列上の配置，アクセス回数，アクセス順序を含むアクセスパターンを取得する。 - 特許庁

The plurality of memory cells each includes a rectifying element connected to a first wiring line, a lower electrode formed on the rectifying element, a variable resistance element formed on the lower electrode, and an upper electrode formed on the variable resistance element and connected to a second wiring line, parts of rectifying elements of the plurality of memory cells adjoining each other in a first wiring line direction being connected.例文帳に追加

複数の前記メモリセルのそれぞれは、前記第１配線に接続された整流素子と、前記整流素子上に形成された下部電極と、前記下部電極上に形成された可変抵抗素子と、前記可変抵抗素子上に形成され、前記第２配線に接続された上部電極と、を有し、前記第１配線方向に隣接した複数の前記メモリセルの前記整流素子の一部は、接続されている。 - 特許庁

The memory elements are formed on parts of word lines 1104 formed as gate electrodes on a semiconductor substrate 1101 through gate insulating films 1103 and on the lateral sides of the gate electrodes; and contain memory function groups 1105a and 1105b having charge holding functions, channel regions 1110 disposed under the gate insulating films 1103, and diffusion regions 1107 disposed on both sides of the channel regions 1110.例文帳に追加

メモリ素子は、半導体基板１１０１上にゲート絶縁膜１１０３を介して形成されたゲート電極としてのワード線１１０４の一部と、このゲート電極の側方に形成され、電荷を保持する機能を有するメモリ機能体１１０５ａ，１１０５ｂと、ゲート絶縁膜１１０３下に配置されたチャネル領域１１１０と、チャネル領域の両側に配置された拡散領域１１０７とを含んでいる。 - 特許庁

The retrieving device receives retrieval conditions including a combination of the text information elements and the input control type information elements, calculates the similarity of the retrieval conditions and each content part information group in the memory resource based on the retrieval conditions and each text information element and input control type information element in each content part information group, and displays the information regarding a content part candidate based on the calculated similarity.例文帳に追加

検索装置が、テキスト情報要素と入力コントロール種類情報要素との組合せを含んだ検索条件の入力を受け、その検索条件と記憶資源内の各コンテンツ部品情報グループとの類似度を、該検索条件と各コンテンツ部品情報グループ内のそれぞれのテキスト情報要素及び入力コントロール種類情報要素に基づいて算出し、コンテンツ部品候補に関する情報を算出された類似度に基づいて表示する。 - 特許庁

The technical fields of the specified invention (Claim 1) and related invention (Claim 2) are "MIS type semiconductor device" and "semiconductor random access memory device application". Application of the art of the technical field of MIS type semiconductor device to the technical field of semiconductor random access memory consisting of many circuit elements is extremely appropriate. The technical fields of both inventions are related directly and technically, therefore their industrial fields of application of both inventions are the same. 例文帳に追加

（請求項１）と関連発明（請求項２）の技術分野は各々「MIS型半導体装置」、「半導体ランダムアクセスメモリ装置」であるが、MIS型半導体装置の技術分野の技術を多数の回路素子からなる半導体ランダムアクセスメモリ装置の技術分野に適用することは極めて適切であると認められるので、両発明の技術分野は技術的に直接関連性を有し、産業上の利用分野は同一である。 - 特許庁

This ferroelectric memory device is equipped with a plurality of capacitive elements 30 which are made on a semiconductor substrate 11 and each of which is composed of a lower electrode 15, a capacity insulating film 17 consisting of a ferroelectric made on that lower electrode 15, and an upper electrode 18 made on that capacity insulating film 17.例文帳に追加

半導体基板１１上に形成され、それぞれが、下部電極１５と、該下部電極１５の上に形成された強誘電体からなる容量絶縁膜１７と、該容量絶縁膜１７の上に形成された上部電極１８とにより構成された複数の容量素子３０を備えている。 - 特許庁

To be specific, each driving circuit includes driving transistors 17 which supply constant currents to the respective elements 16 and memory sections 20 which hold digital video signals that are periodically updated and control the length of the conductive period of the transistors 17 with respect to the updating cycle of the digital video signals in accordance with the digital video signals.例文帳に追加

特に各駆動回路は有機ＥＬ素子１６に定電流をそれぞれ流す駆動トランジスタ１７、および周期的に更新されるデジタル映像信号を保持し、デジタル映像信号の更新周期に対する駆動トランジスタ１７の導通期間の長さをデジタル映像信号に対応して制御するメモリ部２０を含む。 - 特許庁

Since a first conductor 2 and a second conductor 4 are stacked under noncontact state, and the side end faces of the first conductor 2 and the second conductor 4 are connected electrically through a third conductor 5, individual nonvolatile memory elements can be reduced in size.例文帳に追加

互いに非接触状態で積層配置された第１導電体２と第２導電体４とを有し、該第１導電体２の側端面と該第２導電体４の側端面とを、第３導電体５により電気的に接続することにより、個々の不揮発性記憶素子を小型化することが可能となる。 - 特許庁

The liquid crystal display device is equipped with a liquid crystal display element 10 having laminated layers of display layers 11B, 11G, 11R using selective reflection of a chiral nematic liquid crystal, driving circuits 103, 104, 105 for those elements, a circuit 106 to detect the temperature of the element 10, a controller 107, and a temperature compensation table memory 109.例文帳に追加

カイラルネマティック液晶の選択反射を利用した表示層１１Ｂ，１１Ｇ，１１Ｒを積層した液晶表示素子１０と、それらの駆動回路１０３，１０４，１０５と、素子１０の温度を検出するための回路１０６と、コントローラ１０７と、温度補償テーブルメモリ１０９とを備えた液晶表示装置。 - 特許庁

The conductors 430a, 430b carry current for generating a high-frequency electromagnetic field that can be absorbed by the hard mask 410, heats the hard mask for increasing temperature in at least one of the magnetic memory elements 100, and assists the change of the magnetic orientation by heat.例文帳に追加

導体（４３０ａ及び４３０ｂ）は、前記ハードマスク（４１０）によって吸収可能な高周波電磁界を生成するための電流を運び、前記ハードマスクを加熱して前記磁気メモリ素子（１００）のうちの１以上の温度を上昇させ、その磁気的向きの切り換えを熱によって補助する働きをする。 - 特許庁

After pre-charging, to a high voltage, the reference bit line and the normal bit line connected with anti-fuse elements to be read, this memory starts to draw charges from the reference bit line by a current a little smaller than from the normal bit line when starting to draw charges by a certain current from the normal bit line.例文帳に追加

参照ビット線と読み出し対象となるアンチヒューズ素子が接続された通常のビット線とをそれぞれ高電位にプリチャージした後、通常のビット線からはある電流量によって電荷を引き抜き始めると同時に、参照ビット線からは通常のビット線よりも若干小さい電流量で電荷を引き抜き始める。 - 特許庁

An inverter controller 2 includes a rectifier circuit RC, a main relay 10, a smoothing capacitor C, the inverter circuit 30 having switching elements Tr1-6, a capacitor discharge control section 110, a voltage detection section 120, and a memory 130, which stores a reference voltage value Vs and a reference duty ratio D, corresponding to the reference voltage Vs.例文帳に追加

インバータ制御装置２は、整流回路ＲＣ、メインリレー１０、平滑コンデンサＣ、スイッチング素子Ｔｒ１〜６有するインバータ回路３０、コンデンサ放電制御部１１０、電圧検出部１２０、および基準電圧値Ｖｓと基準電圧値Ｖｓに対応する基準デューティ比Ｄとを記憶する記憶部１３０を備える。 - 特許庁

A data element rearrangement logic 808 responds to a signal for designating the endian mode and a signal for designating the data element size, in order to rearrange the read bytes so that the data elements will not change, regardless of the endian mode used by the memory at the time of storing them in the SIMD register 812.例文帳に追加

データ要素再整理ロジック８０８は、ＳＩＭＤレジスタ８１２に記憶されるとき、メモリにより使用されているエンディアンモードに関係なく、データ要素が変化しないように、読み出されたバイトを再整理するために、エンディアンモードを指定する信号、及びデータ要素サイズを指定する信号に応答する。 - 特許庁

A matrix display panel is used and the holding state of each of memory elements of a plurality of pixel parts of the matrix display panel is changed to one of a binary value or the other according to a predetermined fixed pattern; and (m) driving lines are connected in common to obtain one electrode and (n) scanning lines are connected in common to obtain the other electrode.例文帳に追加

マトリックス表示パネルを用いて、所定の固定パターンに対応させてマトリックス表示パネルの複数の画素部各々のメモリ素子の保持状態を２値のうちの一方又は他方の値に変化させ、ｍ本の駆動線を共通接続して一方の電極とし、ｎ本の走査線を共通接続して他方の電極とする。 - 特許庁

Liquid crystal elements wherein a light emitted from a device-side luminescence section can permeate or be intercepted is controlled based on a signal input on radio through an aerial in the side of a recording device body and individual information conserved in the memory of the ink tank and the indication is controlled by an optical outgoing radiation.例文帳に追加

記録装置本体側のアンテナと通信するインクタンク側アンテナを介して無線にて入力される信号と、インクタンクのメモリに保持された個体情報とに基づいて、装置側発光部からの光を透過または遮断可能な液晶素子を制御し、光出射による表示制御を行う。 - 特許庁

Redundancy multiplexer circuit technique with an improved integrated circuit area efficiency provides similar functionality to conventional CMOS transmission, or 'pass' gates while concomitantly reducing circuit complexity, the die area necessary to support the redundant elements and the complementary control signals in the memory devices ICs and undesired parasitic capacitance.例文帳に追加

集積回路面積効率のよい冗長マルチプレクサ回路技術は、従来のＣＭＯＳトランスミッションまたはパスゲートと同じ機能を提供しながら、回路の複雑性、メモリデバイスＩＣ中の相補制御信号および冗長素子を支えるのに必要なダイ面積ならびに不所望な寄生容量を減じる。 - 特許庁

A driving condition memory section is prepared, the section storing a driving condition table that is set depending on the physical life characteristics of organic EL elements constituting an organic EL panel and that associates an optimal light emission period in a frame to a reference voltage for data line driving for each piece of information relating to screen brightness.例文帳に追加

有機ＥＬパネルを構成する有機ＥＬ素子の物理的な寿命特性に応じて設定される駆動条件テーブルであって、画面輝度に関する情報別に最適なフレーム内発光期間とデータ線駆動基準電圧を関連付けた駆動条件テーブルを記憶した駆動条件記憶部を用意する。 - 特許庁

To make commonly usable the connecting terminal of the VTR side to come into contact with the terminal respectively built-in memory elements, in a first large size tape cartridge and a second small size tape cartridge that are different in the height of the body case but are set in the width of accommodated tape to an identical value.例文帳に追加

それぞれの本体ケース１の高さ寸法は異なるが、それぞれに収容するテープ２の幅は同一に設定した第１の大型テープカートリッジＣ１と第２の小型テープカートリッジＣ２において、それぞれに内蔵するメモリ素子２５の端子部２６と接触するＶＴＲ側の接続端子の共用化を図る。 - 特許庁

Even when the resistance values of the resistance change elements 31 and 32 change by causes such as heat and an electric field, a higher resistance value is specified in terms of the electric characteristics of a memory element 1; therefore the change in the resistance between the first electrode 10 and the second electrode 20 becomes small.例文帳に追加

各抵抗変化素子３１，３２において例えば熱や電界などの要因によって抵抗値が変化してしまう現象が生じた場合にも、記憶素子１の電気的特性としては、抵抗値の高い方に規定されるので、第１電極１０および第２電極２０の間の抵抗値変化は小さくなる。 - 特許庁

To constitute a first large-sized tape cartridge and second small-sized tape cartridge which vary in the height sizes of their respective body cases but are set at the same in the width of the tapes to be respectively housed therein in such a manner that the connecting terminals on a VTR side in contact with the terminal parts of memory elements respectively built therein are common.例文帳に追加

それぞれの本体ケース１の高さ寸法は異なるが、それぞれに収容するテープ２の幅は同一に設定した第１の大型テープカートリッジＣ１と第２の小型テープカートリッジＣ２において、それぞれに内蔵するメモリ素子２５の端子部２６と接触するＶＴＲ側の接続端子の共用化を図る。 - 特許庁

It is possible to efficiently and also simply describe part data even in a part whose electrode shapes are variously different or a part where a plurality of electrode groups exist and also to share elements and an element group with another part so that the capacity of a memory storing the part data can be reduced.例文帳に追加

また、電極形状が種々に異なる部品あるいは電極グループが複数存在する部品でも、効率的にしかも簡単に部品データを記述することが可能になるとともに、エレメント、エレメントグループを他の部品と共有することができるので、部品データを格納するメモリの容量を減少させることができる。 - 特許庁

In the reversible temperature-indicating tool, indicating elements are respectively attached to a plurality of shape memory alloy springs for expanding and contracting at different preset temperatures, accommodated in a casing, and visible or invisible in response to temperature changes, and the fact of exceeding the preset temperature is indicated visually.例文帳に追加

それぞれ異なった設定温度によって伸縮を行う複数の形状記憶合金製バネにそれぞれ表示体を取付け、これらをケーシング内に収容し、温度変化に応じてこれら表示体をそれぞれ隠顕せしめ、設定温度超過の事実を視覚的に表示する様にしたことを特徴とする可逆的温度表示具。 - 特許庁

The ACK/NACK multiple memory 41d stores therein quadrature resources of an uplink control channel corresponding to ACK/NACK and information (bit streams) to be transmitted on the uplink control channel, in a table form, with respect to a downlink shared channel to be transmitted by downlink carrier elements input to the ACK/NACK multiplexing unit 41a.例文帳に追加

ＡＣＫ／ＮＡＣＫ多重記憶部４１ｄは、ＡＣＫ／ＮＡＣＫ多重部４１ａに入力される各下りリンクのキャリア要素で送信される下りリンク共用チャネルに対するＡＣＫ／ＮＡＣＫと対応する上りリンク制御チャネルの直交リソースと、上りリンク制御チャネルで送信する情報（ビット系列）を表の形で記憶している。 - 特許庁

The data processing device comprises one or more computing elements for feeding back computation result data on input computational data to perform lifting computation and outputting the computation result data, in a period wherein computational data and computation result data can be once read from and written into a memory respectively.例文帳に追加

本発明のデータ処理装置は、メモリからの演算用のデータの読み出し及びメモリへの演算結果のデータの書き込みが各１回できる期間に、入力された演算用のデータに対して行った演算結果のデータを帰還させてリフティング方式の演算を行い、当該演算結果のデータを出力する演算器を、１個以上備える事を特徴とする。 - 特許庁

Further, the semiconductor apparatus includes the programmable device (3), capable of being changed in logic function by many logic elements according to definition data that a rewritable storage circuit holds, as at least one semiconductor device, a memory device (7) as another semiconductor device, and a processing device (4), having a central processing unit, further as another semiconductor device.例文帳に追加

また、少なくとも一つの半導体デバイスとして、書き換え可能な記憶回路が保持する定義データに従って多数のロジックエレメントによる論理機能が可変とされるプログラマブルデバイス（３）を備え、その他の一つの半導体デバイスとしてメモリデバイス（７）を備え、その他の別の一つの半導体デバイスとして中央処理装置を有するプロセッシングデバイス（４）を備える。 - 特許庁

A parallel arithmetic module includes a plurality of PEs (Processor Elements) 13; an A bank 14 and a B bank 15 provided in conformation to the plurality of PEs 13 to store data to be used when the plurality of PEs 13 perform operations; and an I/O bank 16 which is provided in conformation to the plurality of PEs 13 and performs data transfer with an external memory.例文帳に追加

並列演算モジュールは、複数のＰＥ１３と、複数のＰＥ１３に対応して設けられ、複数のＰＥ１３が演算を行なう際に用いられるデータを記憶するＡバンク１４およびＢバンク１５と、複数のＰＥ１３に対応して設けられ、外部メモリとの間でデータ転送が行なわれるＩＯバンク１６とを含む。 - 特許庁

To provide a selecting program for read-aloud text data for speech synthesizing and a device for shortening a processing time and suppressing the capacity of a memory where the speech data are expanded without performing recalculation of the number of speech data as constituent elements and sorting processing each time read-aloud text data as a subset are selected.例文帳に追加

部分集合である読み上げテキストデータを選択するたびに、構成要素である音声データ数の再計算やソート処理を実行する必要がなく、処理時間を短縮することができ、音声データを展開するメモリーの容量を抑制することができる音声合成用読み上げテキストデータ選択プログラムおよびその装置を提供する。 - 特許庁

The memory cell is constituted of a variable resistor element 1, a MOS transistors 2 as a switching element which controls voltage applied to both ends of the variable resistor element 1, and a resistive element 6 with nonlinear current voltage property which is connected between the MOS transistor 2 and the variable resistor elements 1 (or connected to the drain side of the MOS transistor 2 in series).例文帳に追加

可変抵抗素子１と、可変抵抗素子１の両端に印加する電圧を制御するスイッチング素子としてのＭＯＳトランジスタ２と、可変抵抗素子１とＭＯＳトランジスタ２との間（又はＭＯＳトランジスタ２のドレイン側）に直列に接続された、非線形電流電圧特性を有する抵抗素子６とを備えるメモリセルとして構成した。 - 特許庁

A writing electrode of the magnetoresistance material element memory 200 for writing a plurality of magnetoresistance material elements 2 by writing electrodes 20, 21 comprises a plurality of electrically insulated wire bundles 10 which are structured with one wiring repeatedly bundled in a loop shape.例文帳に追加

複数の磁気抵抗素子２を書き込み用電極２０、２１によって書き込みを行う磁気抵抗素子メモリ２００において、該書き込み用電極は、電気的に絶縁された複数本の配線束１０からなり、該配線束１０は、１本の配線がループ状に複数回巡って束ねられたものであるように磁気抵抗素子メモリ２００を構成する。 - 特許庁