| 例文 |
P-36の部分一致の例文一覧と使い方
該当件数 : 329件
A p-type electrode 46 is electrically connected to the p-type GaN contact layer 36.例文帳に追加
p型電極46がp型GaNコンタクト層36に電気的に接続されている。 - 特許庁
Into the gain region, a current is injected from a constant current source 36 via an n-side common electrode 26 and a p-side electrode 22 of the gain region.例文帳に追加
利得領域には、n側共通電極26と利得領域のp側電極22とを介して定電流源36によって電流注入がなされる。 - 特許庁
A p-InP clad layer 36 and p-cap layer 38 are laminated on the mesa and the n-current block layer 34.例文帳に追加
メサ及びn−電流ブロック層上に、p−InPクラッド層36、p−キャップ層38が積層されている。 - 特許庁
With a wiper die 36 which abutts on the pipe P and pressure die 40 which is provided oppositely to the wiper die 36 and moved toward the pipe P, the pipe P is held between them and the pipe P is bent in accordance with the rotation of the bending arm 22.例文帳に追加
パイプPに当接したワイパ型36と、ワイパ型36に対向して設けられパイプPに向かって移動する圧力型40とによりパイプPを挟み、曲げアーム22の回転に伴ってパイプPを曲げ加工する。 - 特許庁
A p-type region 40 is provided on a part of the n-type InP layer 36.例文帳に追加
n型InP層36の一部にp型領域40が設けられている。 - 特許庁
Formation of the source region 36 leaves a ring-shaped p^+ type region 84.例文帳に追加
ソース領域36の形成に伴いリング状のp^+型領域84が残る。 - 特許庁
The p type frame part 30 and the p type electrode 32 are insulated across a groove part 600 and the p type electrode 32 is electrically connected with the p+ type electric circuit 36.例文帳に追加
p型の枠部30とp型の電極32とは溝部600を隔てて絶縁されており、p型の電極32はp^+型の電路36とのみ電気的に接続されている。 - 特許庁
The p+ type electric circuit 36 is connected by a bridge 501 constituted of each p type electrode 32 and each metallic film.例文帳に追加
p^+型の電路36が各々p型の電極32と各々金属膜から成るブリッジ501により接続される。 - 特許庁
After the sheet P conveyed to a stacking part is clamped by the jogger side fences 34, the fan 36 sucks the sheet P from its underside to reduce the slack of the sheet P toward the fan 36 and move the slack to the opposite side.例文帳に追加
スタック部に運ばれた用紙Pがジョガーサイドフェンス34に挟まれた後、ファン36により用紙Pを下面側から吸引し、用紙Pのファン36側のたるみを減少させ、たるみを反対側に移動させる。 - 特許庁
The battery 36 is located at a part higher than a center P of the counterweight W.例文帳に追加
そして、バッテリ36は、カウンタウェイトWの中心Pよりも上方に位置している。 - 特許庁
A differential amplifier circuit 30 is provided with a P type transistor 36 and a P type transistor 38 and operated by an input voltage VIN2D.例文帳に追加
差動増幅回路30は、P型トランジスタ36とP型トランジスタ38とを含み、入力電圧V_IN2により動作する。 - 特許庁
When gas is started to blow in, the blocking cloth 35 and the valve 36 are expanded by the surface pressure p of gas pressure, the valve 36 and the blocking cloth 35 are closely contacted to each other, the valve 36 is closed and the gas is not discharged.例文帳に追加
ガスを吹込み始めると、ガス圧の面圧pによって閉塞布35と弁36は張り、弁36と閉塞布35は密着し、弁36は閉じ、ガスは抜けない。 - 特許庁
A switch 39 can connect a personal computer P, and switches the connection of the line between a controller 36 and a signal line 22 and of the line between the controller 36 and the personal computer P.例文帳に追加
切換器39は、パソコンPを接続可能とされ、コントローラ36と信号線22との間の回線を接続するか、コントローラ36とパソコンPとの間の回線を接続するかを切り換える。 - 特許庁
The p-channel region 36 is provided in a trench structure 38 insulated with an oxide film 40, and an anode electrode 42 is subjected to Schottky junction on the p-channel region 36.例文帳に追加
p−チャネル領域36は酸化膜40で絶縁されたトレンチ構造38の間に設けられ、p−チャネル領域36上にはアノード電極42がショットキー接合される。 - 特許庁
The concentration of p-type impurities of the curved part 36b of the resurf layer 36 is smaller than that of p-type impurities of the linear parts 36a and 36c.例文帳に追加
リサーフ層36の曲線部36bのp^—型不純物濃度は、直線部36a,36cのp^—型不純物濃度よりも薄い。 - 特許庁
The light receiving means consists of an S polarized light receiving element 36 and a P polarized light receiving element 38 for receiving the S polarized light and P polarized light respectively.例文帳に追加
受光手段は、S偏光及びP偏光を受光するS偏光及びP偏光受光素子36、38からなる。 - 特許庁
A p-side electrode 36 is provided on the p-InP cap layer and an n side electrode 38 is provided on the back surface of the n-InP substrate.例文帳に追加
p−InPキャップ層上にはp側電極36が、n−InP基板の裏面にはn側電極38が設けてある。 - 特許庁
The controller 36 can fetch the program data sent from the personal computer P through the switch 39.例文帳に追加
コントローラ36は、パソコンPから送信されるプログラムデータを切換器39を介して取り込む。 - 特許庁
The impurity concentration of the low-concentration impurity region 36 is lower than that of the P well 2.例文帳に追加
低濃度不純物領域36の不純物濃度はPウェル2の不純物濃度よりも低い。 - 特許庁
A gate oxide film 36 and a P+ type gate electrode 35 are formed on an N-type silicon substrate 1.例文帳に追加
N型シリコン基板1上にゲート酸化膜36およびP+型ゲート電極35を形成する。 - 特許庁
A table 36 is installed on a base 34 and a pallet P is positioned perpendicularly to the conveyor 4.例文帳に追加
ベース34上にテーブル36を設置し、パレットPをコンベヤ4と直角方向に位置決めする。 - 特許庁
A gate oxide film 36 and a p^+-type gate electrode 35 are formed on an n-type silicon substrate 1.例文帳に追加
N型シリコン基板1上にゲート酸化膜36およびP+型ゲート電極35を形成する。 - 特許庁
A gate oxide film 36 and a P^+-gate electrode 35 are formed on a N-type silicon substrate 1.例文帳に追加
N型シリコン基板1上にゲート酸化膜36およびP^+型ゲート電極35を形成する。 - 特許庁
The p type frame part 30 is formed by p type silicon, the n type inversion part 35 is inverted to an n type in conductivity by impurity and the p+ type electric circuit 36, is further made a p+ type by impurity.例文帳に追加
p型の枠部30はp型シリコンで形成されており、n型の反転部35は不純物によりn型に導電性が反転されており、p^+型の電路36はさらに不純物によりp^+型になっている。 - 特許庁
In pMOSs 18 and 20, a source region 30 consists of a p+ source region 34 and an LDD region 36 consisting of p-, and a drain region 32 comprises a p+ drain region and an LDD region 40 consisting of p-.例文帳に追加
pMOS18、20は、ソース領域30がp^+ ソース領域34とp^- からなるLDD領域36とからなり、ドレイン領域32がp^+ ドレイン領域とp^- からなるLDD領域40とからなっている。 - 特許庁
The buried p^+ type semiconductor region 50, a p^+ type semiconductor region 36 formed in the SIThy 12, and a buried p^+ type semiconductor region 38 are connected electrically.例文帳に追加
埋め込み型のp^+型半導体領域50と、SIThy12に形成されているp^+型半導体領域36と、埋め込み型のp^+型半導体領域38とを電気的に接続する。 - 特許庁
The p-type InGaAlP cladding layer 36 is formed into a cross-sectionally trapezodal shape smaller than the p-type InGaP etching stop layer 35.例文帳に追加
p型InGaAlP上クラッド層36は、p型InGaPエッチングストップ層35よりも幅狭な断面台形状に形成されている。 - 特許庁
The decoder 34 decodes the I picture and the P picture, generates a non-compressed baseband image corresponding to the P picture, and supplies the image to the encoder 36.例文帳に追加
デコーダ34は、IピクチャおよびPピクチャをデコードして、Pピクチャに対応する非圧縮ベースバンド画像を生成し、エンコーダ36に供給する。 - 特許庁
Thereby, the p-type region 37 is present only in the neighborhood of the source region 36 as illustrated previously and therefore the concentration of the p-type region 37 in the vicinity of the source region 36 can be lowered.例文帳に追加
これにより、最初からp型領域自体が37で示すようにソース領域36の近傍しか存在しないために、このソース近傍p型領域37の濃度を低くすることができる。 - 特許庁
A P-type SIH4 film 36 is formed on the film 31 as a second interlayer insulating film, and a second layer metal wiring 37 is formed on the film 36.例文帳に追加
第1の層間絶縁膜31上に第2の層間絶縁膜として、P−SIH4膜36が形成され、第2層金属配線37が形成される。 - 特許庁
An engaged part 37 to be engaged with the engagement part 36 of the transfer rod is arranged on the lower surface of the pallet P.例文帳に追加
パレットPの下面にトランスファーロッドの係合部36に係合する被係合部37が配設される。 - 特許庁
The communicating passage P is formed with a through hole 36 passing through the negative terminal 30 in the axial direction.例文帳に追加
負極端子30を軸方向に貫通する貫通孔36により連通路Pが形成されている。 - 特許庁
A sheet P is pushed against the conveyer belt 28 and charged with an electro static charge roll 36, and thereby electrostatic attraction of a sheet P to the conveyer belt 28 is carried out.例文帳に追加
搬送ベルト28に用紙Pを押し付けて帯電ロール36により帯電することで、用紙Pが搬送ベルト28に静電吸着される。 - 特許庁
As a PN junction composed of the P well 18 and the first buried layer 11 resides, only electrons contained in the P well 18 are attracted to the drain 36.例文帳に追加
pウェル18と第1の埋め込み層11とで構成されるpn接合があるので、pウェル18中の電子のみがドレイン36に引き寄せられる。 - 特許庁
A semiconductor substrate 10 comprises p-type GaAs, p-type semiconductor layers 30 and 34 comprise p-type GaAs, n-type semiconductor layers 32 and 36 comprise n-type GaAs, and an insulating film 14 comprises SiO2.例文帳に追加
半導体基板10にはp型GaAsが、p型半導体層30,34にはp型GaAsが、n型半導体層32,36にはn型GaAsが、絶縁膜14にはSiO_2 が用いられている。 - 特許庁
In the case of storing tab sheets P' in the paper feed cassette 7, both side parts of the tab sheet P' are received on side cursor 35 and the end stopper 36, and the trailing end of the tab sheet P' is received by the other side cursor 35.例文帳に追加
給紙カセット7内にタブシートP’を収容する場合には、該タブシートP’の両側部を一方のサイドカーソル35とエンドストッパ36で受け、タブシートP’の後端を他方のサイドカーソル35で受ける。 - 特許庁
A polarized wave combination device 38 combines the P-wave from the device 36 with the S-wave from the separator 34.例文帳に追加
偏波合成器38は、光遅延器36からのP波と偏波分離器34からのS波を合成する。 - 特許庁
A door trim 36 as the inner trim is provided with a door pocket 31 arranged on a side of the waist part L of the passenger P.例文帳に追加
インナートリムとしてのドアトリム36は、乗員Pの腰部Lの側方に配置されるドアポケット31を備える。 - 特許庁
An energizing force ΔP of a spring 36 energizes a spool in a pressure control valve upward by load pressure P.例文帳に追加
バネ36の付勢力ΔPは、負荷圧力Pと共に圧力制御弁内部のスプールを上方へ付勢する。 - 特許庁
A p-type overflow barrier region 36 is formed between the floating diffusion 33 and the photodiode 21.例文帳に追加
フローティングディフュージョン33と、フォトダイオード21との間には、p型のオーバーフローバリア領域36が形成されている。 - 特許庁
When the gear 36 is rotated counterclockwise in such a state, the film is wound into a cartridge P.例文帳に追加
この状態で太陽ギヤ36が反時計回り方向に回転すると、パトローネP内にフィルムが巻き込まれる。 - 特許庁
If P>P0, the controller 30 sends a control signal to an alarm device 36 to actuate it.例文帳に追加
P>P0のとき、コントローラ30は警報装置36に制御信号を出力し、警報装置36を作動させる。 - 特許庁
A P-N junction surface, made of the region 36 and the layer 33, is formed substantially in plane with the sidewall of the groove 34 of the region 36 side.例文帳に追加
P^−型ウェル領域36と半導体層33とからなるPN接合面は、P^−型ウェル領域36側の溝34の側壁に略面一に形成されている。 - 特許庁
A first buried layer 11 is formed below a P well 18 and especially under a region where the drain 36 of a driver transistor 30 is located and joined to a P well 18.例文帳に追加
第1の埋め込み層11はpウェル18下のうち、ドライバトランジスタ30のドレイン36が位置している領域下に形成され、かつpウェル18と接合している。 - 特許庁
This device is made to have a structure in which an n type reversal part 35 is provided on a part of a surface layer of a p type frame part 30 and a p+ type electric circuit 36 is provided on the n type inversion part 35.例文帳に追加
p型の枠部30の表層の一部にn型の反転部35を設け、n型の反転部35にp^+型の電路36を設けた構造とする。 - 特許庁
A p-type AlGaAs layer 36, a p+-type GaAs layer 38, and an ohmic electrode 40 are laminated in this order on a part of the upper surface of the window layer 34.例文帳に追加
窓層34の上面の一部に、p型AlGaAs層36と、p^+ 型GaAs層38と、オーミック電極40とが、この順序で積層されている。 - 特許庁
The GaAs chip 14 includes a p-type GaAs base layer 34 (p-type GaAs layer) and an n-type GaAs emitter layer 36 (n-type GaAs layer) formed thereon.例文帳に追加
GaAsチップ14は、p型GaAsベース層34(p型GaAs層)と、その上に形成されたn型GaAsエミッタ層36(n型GaAs層)を有する。 - 特許庁
The base material P and the infrared ray heater unit 36 are relatively moved at a constant speed in a state of keeping a constant distance between the printed face Pa and the infrared ray heater unit 36, while irradiating the printed face Pa of the base material P with near infrared ray.例文帳に追加
そして、基材Pの印刷面Paに近赤外線を照射しながら、印刷面Paと赤外線ヒータユニット36との距離を一定に保って、基材Pと赤外線ヒータユニット36を一定速度で相対移動させる。 - 特許庁
N-type buffer regions 48, which are formed under the lower parts of the regions 36 and 46 in contact with the regions 36 and 46, contain As and phosphous P as N-type impurities, and have a P concentration lower than an As concentration and the As concentration, are formed.例文帳に追加
エクステンション領域36及びソース/ドレイン領域46に接してその下方に、n型不純物としてAs及びリン(P)を含み、かつP濃度がAs濃度より低いn−バッファ領域48が形成されている。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|