「ROM address」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When the address instructed by the write instruction is the ROM data area, an address conversion circuit 25 converts the address into that outside the ROM data area.例文帳に追加

アドレス変換回路２５は、書込指示により示されるアドレスがＲＯＭデータ用領域である場合、当該アドレスを当該ＲＯＭデータ用領域外のアドレスに変換する。 - 特許庁

A transfer circuit 12 transfers a write inhibition address stored in a ROM 13A to an address register 141.例文帳に追加

転送回路１２は、ＲＯＭ１３Ａに格納された書込み禁止アドレスをアドレスレジスタ１４１に転送する。 - 特許庁

A CPU 31 retrieves the address of the image based on the number stored in the dictionary ROM 35 and reads the image from the dictionary ROM 35 based on the retrieved address of the image.例文帳に追加

CPU３１は、辞書ROM３５が記憶している番号を基に、画像のアドレスを検索して、検索した画像のアドレスを基に、辞書ROM３５から画像を読み出す。 - 特許庁

The generated address is fed as a previously read address PA to the ROM 4 via a selector 10 before the CPU 2 starts access to the ROM 4.例文帳に追加

その生成したアドレスを先読アドレスＰＡとして、ＣＰＵ２がＲＯＭ４へのアクセスを開始する前に、セレクタ１０を介してＲＯＭ４に供給する。 - 特許庁

A MISR 112 compresses output ROM data 106 output from the ROM 101 corresponding to input ROM address 104.例文帳に追加

ＭＩＳＲ１１２は、入力されたＲＯＭアドレスに１０４に対応してＲＯＭ１０１から出力された出力ＲＯＭデータ１０６を圧縮する。 - 特許庁

Then, after a write-protect release code 1 of the flash ROM 1 is written in an arbitrary address of the flash ROM 1, a write-protect release code 2 is written in an arbitrary address of the flash ROM 1 after time-waiting 1.例文帳に追加

ここで、フラッシュROM１のライトプロテクト解除コード１をフラッシュROM１の任意のアドレスに書き込んだ後、時間待ち１を空けた後にライトプロテクト解除コード２をフラッシュROM１の任意のアドレスに書き込む。 - 特許庁

The address ROM 16 stores address data corresponding to a rearrangement rule of data of each modulation system.例文帳に追加

アドレスＲＯＭ１６には、各変調方式のデータの並べ替え規則に対応するアドレスデータが格納されている。 - 特許庁

A RAM address control 14 outputs an address resulting from adding a prescribed offset to an address outputted from an address ROM 16 to a RAM 17 on the basis of state information.例文帳に追加

ＲＡＭアドレスコントロール１４は、ステート情報に基づいて、アドレスＲＯＭ１６から出力されるアドレスに所定のオフセットを加算したアドレスをＲＡＭ１７に出力する。 - 特許庁

That is, it attaches a '0' flag to an address where an address is read from the ROM 12 and attaches a '1' flag to the address of the ROM 12 when an error exists in an instruction stored in the ROM 12 and the address is desired to be read from the RAM 14.例文帳に追加

即ち命令ＲＯＭ１２から命令を読み出すアドレスについては”０”のフラグを付け、命令ＲＯＭ１２に格納された命令に誤りがあってそのアドレスについては命令ＲＡＭ１４から読み出したい場合には、その命令ＲＯＭ１２のアドレスに”１”のフラグをつける。 - 特許庁

The address information includes an address of the patch code memory to which the patch code is stored in stead of an address of the ROM 34 to be substituted by the patch code out of addresses of the ROM 34 storing the execution code.例文帳に追加

アドレス情報が、実行コードが格納されるＲＯＭ３４のアドレスのうちパッチコードに置き換えられるＲＯＭ３４のアドレスに代えて、パッチコードが格納されるパッチコード用メモリのアドレスを含む。 - 特許庁

The first table entry contains (1) the first new instruction, and (2) a first patch address identifying a first patched ROM address of the at least a portion of the code in the ROM.例文帳に追加

該第一テーブルエントリは、（１）第一新命令、及び（２）ＲＯＭ内のコードの該少なくとも一部の第一パッチ済ＲＯＭアドレスを識別する第一パッチアドレスを包含している。 - 特許庁

A 0-π/2 since ROM 12 and a cosine ROM 13 respectively output sine data and cosine data according to the address Θ'.例文帳に追加

アドレスΘ’により０〜π／２サインＲＯＭ１２及びコサインＲＯＭ１３からサインデータ及びコサインデータをそれぞれ出力する。 - 特許庁

Address conversion from a ROM ghost domain to a ROM domain is set so that the CPU can access the ROM domain when the CPU accesses the ROM ghost domain (S601), and a program counter of the CPU is changed from the ROM domain to the ROM ghost domain (S603).例文帳に追加

ＣＰＵがＲＯＭゴースト領域にアクセスするとＲＯＭ領域にアクセスできるように、ＲＯＭゴースト領域からＲＯＭ領域へのアドレス変換を設定し（Ｓ６０１）、ＣＰＵのプログラムカウンタを、ＲＯＭ領域からＲＯＭゴースト領域に変更する（Ｓ６０３）。 - 特許庁

The address AD2 is given to a flash ROM and the data DT1 in the address specified by the address AD2 are read out and outputted to a comparator 27.例文帳に追加

アドレスＡＤ２はフラッシュＲＯＭに与えられ、このアドレスＡＤ２で指定される番地のデータＤＴ１が読み出されて比較器２７に出力される。 - 特許庁

A data bus 51 and an address 50 are shared by ROM 30 and RAM 40.例文帳に追加

ＲＯＭ３０とＲＡＭ４０とで、データバス５１およびアドレスバス５０を共通化する。 - 特許庁

A flag setting controller 13 sets each address of the ROM 12 to a flag 17.例文帳に追加

フラグ設定コントローラ１３は、命令ＲＯＭ１２の各アドレスにフラグ１７を設定していく。 - 特許庁

The CPU 12 calculates a check sum for a specified address of the ROM 14.例文帳に追加

また、ＣＰＵ１２は、ＲＯＭ１４の規定されたアドレスについてチェックサムを算出する。 - 特許庁

To provide a circuit capable of accurately testing a ROM even when defective speed is generated in an address decoder.例文帳に追加

アドレスデコーダにスピード不良発生時も、ＲＯＭを正確にテスト可能なテスト回路。 - 特許庁

Defective speed in the ROM depending upon the address can be tested even in the microcomputer with the built-in ROM having no data bus, in which the counter output signal and the inversion signal TOB are selected and input as the address of the ROM and a ROM data can be tested in the ascending order/the descending order of the address and connected to the outside, and having no up-down counter.例文帳に追加

カウンタ出力信号と該反転信号ＴＯＢとを選択しＲＯＭのアドレスとして入力してＲＯＭデータをアドレスの昇順／降順でテスト可能で外部に接続するデータバスを持たず、アップダウンカウンタを備えないＲＯＭ内蔵マイコンでも、アドレスに依存するＲＯＭでのスピード不良がテスト可能となる。 - 特許庁

To prevent an address for gaining an access from a flash ROM to a RAM from being mis-matched before and after new writing in the flash ROM.例文帳に追加

フラッシュＲＯＭの新たな書き込み前後でフラッシュＲＯＭからＲＡＭにアクセスするアドレスが不一致になることを防止する。 - 特許庁

A mask ROM 11 outputs data SROM of 2N bytes from an address of multiple of 2N indicated by an address signal SAD.例文帳に追加

マスクＲＯＭ１１は、アドレス信号ＳＡＤが示す２^N の倍数のアドレスからの２^N バイトのデータＳＲＯＭを出力する。 - 特許庁

The mobile phone 1 has an address directory provided to a ROM (Flash ROM) 24 for storing telephone numbers and/or mail addresses of communication opposite parties and particular dates, with respect to the other parties.例文帳に追加

携帯電話機１は、ＲＯＭ（Flash ROM）２４に設けられた通信相手の電話番号および／またはメールアドレスとともに、当該相手に関する特定の期日を記憶するアドレス帳を有する。 - 特許庁

While referring to a program address table stored in the ROM 102, it is decided whether the instruction read out of the ROM 102 is to change contents or not and when the instruction is decided to change the contents, while using the address of a ROM 106 in a DSP/RAM address table stored in the ROM 102, the contents of an address part in that instruction are changed.例文帳に追加

ＲＯＭ１０２から読み出した命令は、ＲＯＭ１０２に格納されているプログラム・アドレス・テーブルを参照して内容を変更すべき命令か否か判定し、内容を変更すべき命令と判定した場合には、ＲＯＭ１０２に格納されているＤＳＰ・ＲＡＭ・アドレス・テーブル中のＲＯＭ１０６のアドレスを用いて、その命令のアドレス部の内容を変更する。 - 特許庁

Then, the memory control device accesses the communal ROM by the converted address information.例文帳に追加

そして、メモリ制御装置は、変換したアドレス情報で上記共有ＲＯＭへのアクセスを行う。 - 特許庁

Address information formed on a ROM track by an emboss pit is formed by being wobbled.例文帳に追加

ＲＯＭトラックにエンボスピットにより形成されたアドレス情報は、ウォブルされて形成されている。 - 特許庁

Number of bits of the address data to the ROM section 22A2 is less than that of the received I, Q data by one bit.例文帳に追加

ＲＯＭ部２２Ａ２へのアドレスデータは受信したＩデータ、Ｑデータより１ビット少なくなる。 - 特許庁

This time (t) is used as an address to refer to a ROM, thereby demodulating a phase value Φ.例文帳に追加

この時間ｔをアドレスにしてＲＯＭを参照することにより位相値Φを復調する。 - 特許庁

Then, all output of AND gates 100-102 for address decoder are made an L level by inputting address signals (A1, A2)=(1, 1) showing an address that a ROM cell to be accessed is not mounted, and all ROM cells 220-222 are made OFF.例文帳に追加

そして、アクセスされるＲＯＭセルが実装されてないアドレス信号（Ａ１、Ａ２）＝（１、１）を入力することで、アドレスデコーダ用ＡＮＤゲート１００〜１０２出力を全てＬレベルにし、すべてのＲＯＭセル２２０〜２２２をＯＦＦにする。 - 特許庁

The shared ROM access arbiter 960 performs arbitration of preferentially giving the right to access the shared ROM 961 to a slave processor, which a ROM address issued from is a minimum value, after power-up reset and gives the right to access the shared ROM 961 to a slave processor independently of a ROM address issued from it, after issue of a boot sequence end signal.例文帳に追加

共有ＲＯＭアクセス調停装置960は、パワーアップ・リセット後は、発行されたＲＯＭアドレスが最小値であるスレーブ・プロセッサを優先して共有ＲＯＭ961へのアクセス権を与える調停を行い、ブートシーケンス終了信号発行後は発行されたＲＯＭアドレスに関わらず共有ＲＯＭ961へのアクセス権を与える調停を行う。 - 特許庁

Subsequently, when the CPU 2 starts access to the ROM 4, the selector 10 is switched so that the address on the address bus 6 is fed to the ROM 4 while the output buffer 11 is turned on.例文帳に追加

その後、ＣＰＵ２がＲＯＭ４へのアクセスを開始すると、アドレスバス６上のアドレスがＲＯＭ４に供給されるようにセレクタ１０を切り替えると共に、出力バッファ１１をオンにする。 - 特許庁

Each ROM 24 stores filter coefficients at address locations in response to the fractional part of the coordinate conversion information.例文帳に追加

ＲＯＭ２４は各々、座標変換情報の小数部に応じたアドレス位置にフィルタ係数を記憶する。 - 特許庁

An address signal switching circuit 4, capable of making a choice between an input address signal and an inverted address signal generated by inverting the input address signal according to an address select signal (one of two programs), is provided between a CPU 2 and the ROM 3.例文帳に追加

ＣＰＵ２とＲＯＭ３間に、アドレス選択信号（二つのプログラムがいずれであるか）に応じて、入力アドレス信号と、その入力アドレス信号を反転させた反転アドレス信号とを選択可能なアドレス信号切替回路４を設ける。 - 特許庁

To provide a production method of a substrate for writing the address of a communication system in which an ROM for writing the address is eliminated, and the address can be identified visually by electrically writing the address of the communication system directly to the substrate.例文帳に追加

通信システムのアドレスを基板に直接電気的に書込むことで、アドレスを書込むＲＯＭを不要とし、同時に目視でもアドレスを識別できる通信システムのアドレス書込み基板の製造方法を提供する。 - 特許庁

The output end of a logical sum circuit 3 is connected to the input end of a ROM decode part 1 for decoding the address of a ROM cell 2 of the mask ROM, and an address bus and an offset register 4 for outputting an offset value are connected to the input end of the logical sum circuit 3.例文帳に追加

マスクＲＯＭのＲＯＭセル２のアドレスをデコードするＲＯＭデコード部１の入力端に論理和回路３の出力端を接続し、この論理和回路３の入力端にアドレスバスとオフセット値を出力するオフセットレジスタ４とを接続した。 - 特許庁

(2) The hybrid optical disk which has a ROM section and a writable section on a disk and has the discontinuous portion of the subcode address in the arbitrary place of the ROM section and further in which the data mode of the address jump is different from that of another ROM section is provided.例文帳に追加

（２）ディスク上にＲＯＭ部と書き込み可能部を有し、ＲＯＭ部の任意の場所にプレピットで記録されたサブコードアドレスの不連続部分を有し、更にアドレスジャンプのデータモードが他のＲＯＭ部と異なったものであることを特徴とするハイブリッド光ディスク。 - 特許庁

A CPU 10 outputs an address corresponding to a ROM 20 in a phase ϕ1 of a period bisecting a bus clock and outputs an address corresponding to a RAM 30 in a phase ϕ2 to a main address bus 41.例文帳に追加

ＣＰＵユニット１０はバスクロックを２分割した期間のフェーズΦ１でＲＯＭ２０に対するアドレスを、フェーズΦ２でＲＡＭ３０に対するアドレスをメインアドレスバス４１に出力する。 - 特許庁

An address for specifying the data storage position of the ROM 2 is constituted of a high-order address UAD in common to two banks B0 and B1 and a low-order address LAD corresponding to each bank.例文帳に追加

ＲＯＭ２のデータ格納位置を特定するためのアドレスを、２つのバンクＢ０，Ｂ１に共通の上位アドレスＵＡＤと、バンク毎に対応する下位アドレスＬＡＤとで構成する。 - 特許庁

At such a time, since the instruction of jump to the leading address of a program is stored at the reset vector address of the ROM 14, the CPU 11 jumps to the leading address of the program.例文帳に追加

このとき、ＲＯＭ１４のリセットベクタアドレスにはプログラムの先頭アドレスへのジャンプ命令が記憶されているので、ＣＰＵ１１は、プログラムの先頭アドレスにジャンプするようになる。 - 特許庁

A selection switch 4 for short-circuiting an unused high order address signal of a ROM 1 to fixed logic '1', '0' is provided by using the ROM 1 having capacity being larger than address space used by a processor by twice or more.例文帳に追加

プロセッサが使用するアドレス空間より２倍以上大きい容量を持つＲＯＭ１を使用し、ＲＯＭ１の未使用上位アドレス信号を、”１”、”０”固定論理にショートするための選択スイッチ４を付ける。 - 特許庁

Sine wave and cosine wave data are memorized in one ROM tip 20 and the sine wave and cosine wave data are read out from the ROM tip 20 using not only phase address but wave address.例文帳に追加

サイン波形およびコサイン波形のデータを１つのＲＯＭチップ２０に記憶しておき、位相アドレスだけでなく、波形アドレスを併用して、前記ＲＯＭチップ２０からサイン波形およびコサイン波形のデータを読み出す。 - 特許庁

In the power supply of the control circuit 40, the address range of the ROM 41 corresponding to the contents of the serial ROM 32 is designated by the address decoder 42, so that configuration corresponding to the type of the circuit 30 to be controlled can be attained.例文帳に追加

制御回路４０の電源投入時、アドレスデコーダ４２がシリアルＲＯＭ３２の内容に応じたＲＯＭ４１のアドレス範囲を指定することによって、被制御回路３０の種別に応じたコンフィグレーションを行う。 - 特許庁

The test control circuit 12 transfers a self-test ROM address 22, self-test ROM control signal 23, and self-test ROM data output 10 or the like with a self-test ROM 6, and transmits a CPU reset signal 24 to the CPU 1 for reset control.例文帳に追加

テスト制御回路１２は、セルフテストＲＯＭ６との間でセルフテストＲＯＭアドレス２２、セルフテストＲＯＭ制御信号２３、セルフテストＲＯＭデータ出力１０などのやり取りを行い、ＣＰＵ１に対してＣＰＵリセット信号２４を送ってリセット制御する。 - 特許庁

After that, a stored data group is reproduced from an address used for storing each ROM data pattern using the variable step address generator.例文帳に追加

その後、可変ステップ・アドレス発生器を使って、各々のＲＯＭデータ・パターンを記憶するのに使われたアドレスから、記憶されているデータの群を再生する。 - 特許庁

M-series codes X0-X11 outputted from an M-series generation circuit 1 are given to the address input terminal of the ROM 2 as address signals.例文帳に追加

ＲＯＭ２のアドレス入力端子にはＭ系列発生回路１から出力されるＭ系列符号Ｘ０〜Ｘ１１をアドレス信号として与える。 - 特許庁

Further, an address switching circuit 1 is provided between the BIOS ROM 2 and the address bus of the system so that both the area can selectively be accessed.例文帳に追加

さらに、両方の領域が選択的にアクセス可能になるように、ＢＩＯＳ ＲＯＭ２とシステムのアドレスバスとの間にアドレス切り替え回路１を有している。 - 特許庁