「SAMPLE-HOLD CIRCUIT」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In the invention, a precharge circuit is connected to a sample and hold circuit, a signal line connected between the demultiplexer and the data drive part is precharged with a current, before the data current is sampled.例文帳に追加

本発明ではデータ電流をサンプリングする前に逆多重化器とデータ駆動部の間に連結される信号線を電圧とプリチャージする。 - 特許庁

Further, the sample-hold circuits are prepared by the same number or above as the pulses existing in the reference period, and the ranks of the pulses are operated/controlled by a counter circuit/decoder circuit.例文帳に追加

なお、サンプルホ−ルド回路は基準周期内に存在するパルスと同数以上用意し、パルスの序列は、カウンタ−回路及びデコ−ダ回路により演算し、制御する構成とした。 - 特許庁

At such a time, by correcting the phase of the image pickup signal and the sample-hold signal given to the circuit 24 by the circuit 33, the cable length is corrected.例文帳に追加

このとき、遅延回路３３により、ＣＤＳ回路２４へ与えられる撮像信号とサンプルホールド信号の位相とを補正することで、ケーブル長補正が行われる。 - 特許庁

In a sample hold signal generation circuit 10, a minimum period out of periods B of a line synchronizing signal outputted from a line synchronizing signal period measuring instrument 11 is extracted by a minimum period extraction circuit 12.例文帳に追加

サンプルホールド信号生成回路１０において、ライン同期信号周期測定器１１から出力されたライン同期信号の周期Ｂのうち最小の周期を最小周期抽出回路１２で抽出する。 - 特許庁

An image pickup element 12 converts an optical image by a photographic lens 10 into an electrical signal, and its output is applied to a camera signal processing circuit 18 via a sample-and-hold circuit 14 and an A/D converter 16.例文帳に追加

撮像素子１２は、撮影レンズ１０による光学像を電気信号に変換し、その出力は、サンプルホールド回路１４及びＡ／Ｄ変換器１６を介してカメラ信号処理回路１８に印加される。 - 特許庁

To provide a differential amplifier circuit by which power is saved without deteriorating other performance such as SNR deterioration, and a sample-and-hold circuit using the same.例文帳に追加

ＳＮＲ劣化など他の性能を犠牲にすることなく省電力化が可能な差動増幅回路およびこれを用いたサンプルホールド回路を提供すること。 - 特許庁

The switch group A is connected to a clamp pulse input terminal of a CDS circuit 26, and the switch group B is connected to a sample hold input terminal of the CDS circuit 26.例文帳に追加

スイッチ群ＡをＣＤＳ回路２６のクランプパルス入力端子に、スイッチ群ＢをＣＤＳ回路２６のサンプルホールド入力端子に接続する。 - 特許庁

This successive approximation type analog/digital converter includes a sample hold circuit 103, D/A converters 111 to 113, comparators 104 to 106, successive approximation registers 108 to 110, and a timing control circuit 102 and can perform redundant comparison.例文帳に追加

サンプルホールド回路と、Ｄ／Ａコンバータと、コンパレータと、逐次比較レジスタと、タイミング制御回路とを具備して、冗長比較を行う逐次比較型アナログ／デジタルコンバータによって解決することができる。 - 特許庁

The output signal of a charge coupled device CCD image pickup element 1 is fed to a sample-and-hold circuit 2, where the signal is converted into a continuous signal, which is fed to a black level clamp circuit 3.例文帳に追加

ＣＣＤ撮像素子１の出力信号は、サンプルホールド回路２に供給され、連続信号に変換された後、黒レベルクランプ回路３に供給される。 - 特許庁

A power instruction data is given to a DAC circuit 26 to instruct the light emitting power from the optical pickup 12, and the light emitting state of the optical pickup 12 is measured through a front monitor diode 12a and a sample-and-hold circuit 25.例文帳に追加

光ピックアップ１２での発光のパワーを指示するパワー指示データをＤＡＣ回路２６に与え、光ピックアップ１２の発光状態をフロントモニタダイオード１２ａ及びサンプルホールド回路２５を介して測定する。 - 特許庁

A signal conductor connected to the switch group A is connected to a clamp pulse input terminal of a CDS circuit 26, and a signal conductor connected to the switch group B is connected to a sample hold input terminal of the CDS circuit 26.例文帳に追加

スイッチ群Ａに接続された信号線をＣＤＳ回路２６のクランプパルス入力端子に接続し、スイッチ群Ｂに接続された信号線をＣＤＳ回路２６のサンプルホールド入力端子に接続する。 - 特許庁

When the output signal of the low frequency range cut-off filter 34 is not less than the reference signal of a peak sample hold circuit 42, the voltage output signal is generated by a comparison circuit 40.例文帳に追加

この低域遮断フィルタ34の出力信号が、ピークサンプルホールド回路42の基準信号以上となったとき、電圧出力信号を比較回路40が発生する。 - 特許庁

An output signal of the APC circuit 33 is inputted as a bias level current signal 18 to an LD driving part to form an APC loop, controlling so as to make an output of the sample/hold circuit 32 equal to the reference voltage.例文帳に追加

またＡＰＣ回路３３の出力信号は、バイアスレベル電流信号１８としてＬＤ駆動部に入力されＡＰＣループを構成、サンプル／ホールド回路３２出力と基準電圧が等しくなるように制御する。 - 特許庁

A timing control circuit 110 being a group of the X control circuit, the Y control circuit, and the data bit supply circuit is provided along the X direction so as to face the sample-and-hold circuit 130 with the X address decoder 120 between them.例文帳に追加

Ｘ制御回路、Ｙ制御回路およびデータビット供給回路の一群であるタイミング制御回路１１０を、サンプル・ホールド回路１３０に対し、Ｘアドレスデコーダ１２０を挟んで対向するように、かつ、Ｘ方向に沿って設ける。 - 特許庁

A sample and hold circuit 9 and a low band cut-off filter 10 are provided between a two-dimensional light reception sensor 2 and a binarization circuit 3, and at the same time, a conventional latching circuit, a binarization reference voltage setting/correction circuit and a light source light amount control circuit are not used.例文帳に追加

サンプルホールド回路９及び低域遮断フィルター１０を２次元受光センサ２と２値化回路３との間に設けると共に従来のラッチ回路、２値化基準電圧設定・補正回路及び光源光量制御回路は用いない。 - 特許庁

Also, the control circuit 45 makes the sample-and-hold circuit 44 to execute sampling of an output voltage of the amplifier circuit 52 after the initialization operation of the amplifier circuit 52 at the final stage is released and a change in the output voltage of the amplifier 42 for detecting the electric charge by the signal electric charge is transmitted to the output of the amplifier circuit 52.例文帳に追加

また、制御回路４５は、最終段の増幅回路５２の初期化が解除され、信号電荷による電荷検出増幅器４２の出力電圧変動が、当該増幅回路５２の出力に伝わった後で、サンプルホールド回路４４に増幅回路５２の出力電圧をサンプリングさせる。 - 特許庁

At the time of measuring an offset during recording, the offset amount is periodically updated by inputting a sample-hold signal 106 of the same width as that of a sample-hold signal used during actual recording to an SH circuit 105, and measuring the offset amount of the data sampled and held by the SH circuit 105.例文帳に追加

記録中のオフセット測定時において、実際の記録中に使用するサンプリング・ホールド信号の幅と同じ幅のサンプル・ホールド信号１０６をＳＨ回路１０５に入力し、該ＳＨ回路１０５がサンプル・ホールドしたデータのオフセット量を計測し、定期的にオフセット量の更新を行う。 - 特許庁

To provide a read circuit wherein an output value after subtraction is not affected by the offset voltage of an operational amplifier that reads a signal from sample-and-hold capacitors, even if a read gain is set equal with or less than 1 in a circuit that determines a difference between signals held by two sample-and-hold capacitors.例文帳に追加

２つのサンプルホールド容量に保持された信号の差分を求める回路において、読出しゲインを1未満に設定した場合においても、減算後の出力値がサンプルホールド容量から信号を読み出す演算増幅器のオフセット電圧に影響されないことを特徴とする読出し回路を提供する。 - 特許庁

Dummy pixels are arranged in the last column of pixels arranged in a pixel array shape, and a subtracter subtracts the difference between the output of a sample and hold circuit that holds a signal corresponding to dummy pixels in the first row and the output of sample and hold circuit that holds a signal corresponding to dummy pixels in the second and succeeding rows to thereby calculate an output difference caused by wiring resistance.例文帳に追加

画素アレイ状に配置された画素の最終列にダミー画素を配置し、１行目のダミー画素に対応する信号を保持するサンプルホールド回路の出力と２行目以降のダミー画素に対応する信号を保持するサンプルホールド回路の出力差を減算器で減算することにより、配線抵抗による出力差を求めることができる。 - 特許庁

In addition, a first sample-and-hold circuit is inserted between the primary side input terminal and a secondary side input terminal of the mirror type current amplifier of the current amplification part and a second sample-and-hold circuit is inserted between the primary side grounding terminal and a secondary side grounding terminal of the mirror type current amplifier of the current amplification part.例文帳に追加

また電流増幅部のミラー型電流増幅器の１次側入力端子と２次側入力端子の間に第１のサンプル・ホールド回路を挿入し、電流増幅部のミラー型電流増幅器の１次側接地端子と２次側接地端子の間に第２のサンプル・ホールド回路を挿入する。 - 特許庁

The sample-hold circuit includes: an operational amplifier; a sampling capacitor provided between an input node of the sample-hold circuit and a summing node that is a node of a first input terminal of the operational amplifier; and a feedback switch element provided between an output terminal and the summing node of the operation amplifier and constructed with a transfer gate.例文帳に追加

サンプルホールド回路は、演算増幅器と、サンプルホールド回路の入力ノードと演算増幅器の第１の入力端子のノードであるサミングノードとの間に設けられたサンプリング用キャパシタと、演算増幅器の出力端子とサミングノードとの間に設けられ、トランスファーゲートにより構成される帰還用スイッチ素子を含む。 - 特許庁

When the recording operation of the signal on the disk is interrupted, the signal inputted to a servo control circuit 11 is switched from a sampling signal obtained from a sampling circuit 4 to a sample signal obtained from a sample signal hold circuit 12 by switching operation of a selection switch 7, and servo operation is started by the sample signal when recording operation is re-started.例文帳に追加

ディスクへの信号の記録動作が中断されたとき、選択スイッチ７の切換動作によってサーボ制御回路１１に入力される信号をサンプリング回路４より得られるサンプリング信号からサンプル信号保持回路１２より得られるサンプル信号に切り換えるとともに記録動作の再開時サンプル信号によってサーボ動作を開始させるようにした。 - 特許庁

A sample-and-hold circuit 7 detects a DC component appearing at an output terminal 6 by a mixer 2 and an base band filter 5 for a non-signal period and stores the DC component in a hold capacitor C, and keeps the DC component stored in the capacitor C for periods other than the non-signal period.例文帳に追加

ミキサー２とベースバンドフィルタ５により出力端子６に生じる直流成分を、無信号期間にサンプルホールド回路７で検出してホールドコンデンサＣに蓄積し、無信号期間以外にはコンデンサＣに蓄積された直流成分を保持する。 - 特許庁

In the switching power circuit, a trigger signal Ve in the same cycle as a reference pulse signal Vp outputted from a reference pulse generating circuit 2 is inputted into the set terminal S of a logical circuit 14, and also a signal Vg with its polarity reverse to this signal is inputted into a sample hold circuit 21.例文帳に追加

基準パルス発生回路２から出力される基準パルス信号Ｖｐと同周期のトリガ型信号Ｖｅを論理回路１４のセット端子Ｓに入力すると共に、この信号と極性が逆となる信号Ｖｇをサンプルホールド回路２１に入力する。 - 特許庁

In order to reduce glitch, an input code compatible sample-hold circuit section 25 is added to a conventional R-2R digital/analog converter circuit provided with a latch circuit 10, a MOS switch circuit 15, an R-2R ladder resistor section 20, and an output buffer 30.例文帳に追加

ラッチ回路１０と、ＭＯＳスイッチ回路１５と、Ｒ−２Ｒラダー抵抗部２０と、出力バッファー３０とを備えた従来のＲ−２Ｒ型ＤＡ変換回路に、グリッチ低減のため入力コード対応型のサンプルホールド部２５を付加する。 - 特許庁

The second feedback circuit 5 comprises a second integration circuit 9 which integrates the output voltage Vout of the conversion unit 3; and a sample-and-hold circuit 10 which samples and holds the output of the second integration circuit 9 in a sensing period, during which a pulsed detection signal is input.例文帳に追加

第２の帰還回路５は、変換部３の出力電圧Ｖｏｕｔを積分する第２の積分回路９と、パルス状の検出信号が入力されるセンシング期間において、第２の積分回路９の出力をサンプルホールドするサンプルホールド回路１０とを有している。 - 特許庁

The first feedback circuit 5 comprises a first integration circuit 9 for integrating the output voltage Vout of a conversion unit 3, and a sample-and-hold circuit 10 for sampling and holding the output of the first integration circuit 9 for a sensing period, during which a pulsating detection signal is input.例文帳に追加

第１の帰還回路５は、変換部３の出力電圧Ｖｏｕｔを積分する第１の積分回路９と、パルス状の検出信号が入力されるセンシング期間において、第１の積分回路９の出力をサンプルホールドするサンプルホールド回路１０とを有している。 - 特許庁

An output terminal of a loop coil selected by the selection circuit 12 is connected to a bandpass filter 14 whose frequency f0 is a center frequency through an amplifier circuit 13, and the band-pass filter 14 is connected to a sample-and-hold circuit 16 through a detection circuit 15.例文帳に追加

この選択回路１２により選択されたループコイルの出力端は増幅回路１３を介して周波数ｆ0を中心周波数とするバンドパスフィルタ１４に接続され、バンドパスフィルタ１４は検波回路１５を通じてサンプルホールド回路１６に接続される。 - 特許庁

Because a state of an analog input voltage value sample-and-held by a sample-hold circuit 4 and the pulse encode signal corresponds to one on one within limits of the resolution by quantization, the acquired pulse encode signal is transformed into data corresponding to the input voltage value by a cord transformation table 8.例文帳に追加

サンプルホールド回路４にサンプルホールドされたアナログ入力電圧値とパルスエンコード信号の状態は、量子化による分解能の範囲内で１対１に対応するため、得られたパルスエンコード信号をコード変換テーブル８により入力電圧値に対応したデータに変換する。 - 特許庁

An input terminal of a sample hold circuit 6 for sample holding the voltage VM2 of the semiconductor element 4 to be tested in response to a timing signal immediately after the end of application of the current IT is connected to both ends of each semiconductor element 4 including the variable resistors 5.例文帳に追加

可変抵抗５を含む各被試験用半導体素子４の両端には電流ＩTの通電終了直後にタイミング信号を受けて被試験用半導体素子４の電圧ＶM2をサンプルホールドするためのサンプルホールド回路６の入力端子が接続されている。 - 特許庁

An output circuit 88 is provided with a sample-hold unit 230a for extracting a signal level in a signal transfer state from a pixel signal S2 output from an output amplifier 210, and a sample-hold unit 230b for extracting a signal level in a reset state from the pixel signal S2 output from the output amplifier 210.例文帳に追加

出力アンプ２１０から出力される画素信号Ｓ２から信号転送状態の信号レベルを抽出するサンプルホールド部２３０ａと、同一の出力アンプ２１０から出力される画素信号Ｓ２からリセット状態の信号レベルからリセット状態の信号レベルを抽出するサンプルホールド部２３０ｂとを設ける。 - 特許庁

A control circuit 5 sets variable resistors 12 and 22, in such a manner that the voltages corresponding to gradation voltages V_out1 and V_out3 are outputted from operational amplifiers 1 and 2, thereby putting specific sample-and-hold circuits SH 1 and SH 21 into an on state and putting another sample-and-hold circuits SH 2 and SH 22 into off state.例文帳に追加

制御回路５は、階調電圧Ｖ_ｏｕｔ１，Ｖ_ｏｕｔ３に相当する電圧がオペアンプ１，２から出力されるように可変抵抗１２，２２を設定して、特定のサンプルホールド回路ＳＨ１，ＳＨ２１をオン状態にするとともに他のサンプルホールド回路ＳＨ２，ＳＨ２２をオフ状態にする。 - 特許庁

In the drive circuit area 3, a sample/hold section corresponding to each data line in the display area 2, a digital/analog conversion section arranged at a rate of one for a plurality of data lines and converting drive data corresponding to each dot into analog values respectively, and a switch section for providing the analog values outputted from the digital/analog conversion section to the corresponding sample/hold section are provided.例文帳に追加

駆動回路領域３には、表示領域２の各データ線に対応するサンプル／ホールド部と、複数のデータ線に対して一つの割合で配置され、各ドットに対応する駆動データをそれぞれアナログ値に変換するデジタル／アナログ変換部と、デジタル／アナログ変換部から出力されるアナログ値を対応するサンプル／ホールド部に与えるスイッチ部とが設けられる。 - 特許庁

After storing an output voltage of an R-2R ladder-resistance type digital-analog converter circuit 104 in a sample-hold capacitor 802 through a sample-hold charge amplifier 801, the voltage stored in this capacitor 802 is output all at once to the liquid crystal panel side through a panel drive amplifier 105 and a multiplexor 106.例文帳に追加

Ｒ−２Ｒラダー抵抗型デジタルーアナログ変換回路１０４の出力電圧を、サンプルホールド充電用アンプ８０１を介して、一旦サンプルホールド容量８０２に記憶した後、この容量８０２に蓄えられた電圧を、パネル駆動アンプ１０５とマルチプレクサ１０６を介して液晶パネル側に一斉に出力する。 - 特許庁

A buffer circuit composed of the operational amplifier A2 inputs the level converting signal 102 through a multiplexer U1 to a capacitor C1 for sample-and-hold.例文帳に追加

オペアンプＡ２から成るバッファ回路は、レベル変換信号１０２をマルチプレクサＵ１を経由してサンプル・ホールド用のキャパシタＣ１に入力する。 - 特許庁

Logical waveform comparators 16a, 16b reference preset reference symbol data to extract symbol data from an output voltage signal of the sample-hold circuit.例文帳に追加

論理波形比較器１６ａ、１６ｂは、予め設定されているリファレンスシンボルデータを参照して、サンプルホールド回路の出力電圧信号からシンボルデータを抽出する。 - 特許庁

The reference voltage level is generated by a sample and hold circuit which samples the small swing voltage level when the differential signals from the sensors are equal.例文帳に追加

基準電圧レベルは、センサからの差信号が等しい時に、小さなスイングの電圧レベルをサンプルする、サンプル・ホールド回路によって発生される。 - 特許庁

A first sample hold circuit 14 averages voltages Vx1 and Vx2 that appear in the reception electrodes 4 and 6 in the first condition, and holds it as a first detected voltage Vdet1.例文帳に追加

第１サンプルホールド回路１４は、第１状態にて受信電極４および参照電極６それぞれに現れる電圧Ｖｘ１、Ｖｘ２を平均し、第１検出電圧Ｖｄｅｔ１として保持する。 - 特許庁

When saturation potential is given to the photodiode, a sample-hold circuit (20) for holding saturation level holds the output potential of the pixel as a saturation level.例文帳に追加

前記フォトダイオードに飽和電位を与えた時に、前記画素の出力電位を飽和レベルとして飽和レベル保持用サンプルホールド回路(20)にて保持する。 - 特許庁

A first sample hold circuit 310 outputs image signals VIDa1 corresponding to data lines generating noise by sampling and holding input image signals VID.例文帳に追加

第１サンプルホールド回路３１０は、入力画像信号VIDをサンプルホールドすることによって、ノイズを発生するデータ線に対応する画像信号VIDa1を出力する。 - 特許庁

Second and third synthesis circuits 62 and 63 generate focusing error signals FE and tracking error signals TE from the output signals S3A-S3D of the sample hold circuit 49.例文帳に追加

第２、第３合成回路６２、６３は、サンプルホールド回路４９の出力信号Ｓ３Ａ〜Ｓ３Ｄからフォーカシングエラー信号ＦＥおよびトラッキングエラー信号ＴＥをそれぞれ生成する。 - 特許庁

The sample-hold circuit 102 samples and holds the clock signal to be measured MCK in response to the first and second sampling trigger signals.例文帳に追加

サンプルホールド回路１０２は、第１および第２のサンプリングトリガ信号にそれぞれ対応して被測定クロック信号ＭＣＫをサンプルホールドする。 - 特許庁

In a sample-and-hold circuit group 108, inputted picture signals are successively held with the timing corresponding to each phase and four phase picture signals are obtained from single time sequential picture signals.例文帳に追加

サンプルホールド回路群１０８では、入力された画像信号が、各相に対応したタイミングで順次ホールドされ、一つの時系列的な画像信号から再び４相の画像信号が得られる。 - 特許庁

When the second pixel potential during the reset noise reading period exceeds a prescribed threshold level, the second pixel potential is defined as prescribed reference potential in the sample-and-hold circuit.例文帳に追加

サンプルホールド回路では、リセットノイズ読み出し期間中の第２の画素電位が所定の閾値レベルを越える時に、第２の画素電位が所定の基準電位にされる。 - 特許庁

A timing generator 3 outputs a latch signal SH for prescribing delay processing timing of the sample and hold circuits and a clock signal HCK for prescribing a simultaneous sampling period of a drive circuit 13.例文帳に追加

タイミングジェネレータ３はサンプルホールド回路の遅延処理タイミングを規定するラッチ信号ＳＨと駆動回路１３の同時サンプリング周期を規定するクロック信号ＨＣＫを出力する。 - 特許庁