「SAMPLE-HOLD CIRCUIT」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The first AD conversion circuit unit 3 comprises a first sample/hold section 31 which includes a first switch 31a and is connected to an output terminal 21, a first control section 32 and a first processing section 33.例文帳に追加

第一ＡＤ変換回路部３は、第一スイッチ３１ａを有し出力端子２１に接続される第一サンプルホールド部３１と、第一制御部３２と、第一処理部３３とを備える。 - 特許庁

The second AD conversion circuit unit 4 comprises a second sample/hold section 41 which includes a second switch 41a and is connected to the output terminal 21, a second control section 42, and a second processing section 43.例文帳に追加

第二ＡＤ変換回路部４は、第二スイッチ４１ａを有し出力端子２１に接続される第二サンプルホールド部４１と、第二制御部４２と、第二処理部４３とを備える。 - 特許庁

To provide a sample hold circuit using perfect differential operation implifier which is increase in operational stability, and the stability and precision of A/D converter by sustaining the equilibrium point shift of the mean value of the differential output signal.例文帳に追加

完全差動型演算増幅回路を用いたサンプル・ホールド回路において、動作安定性を高めるとともに差動出力信号の中心値の平衡点の変動を抑え、Ａ／Ｄ変換器の安定性、精度を向上させる。 - 特許庁

When data is written, the average of the light-emitting power detected by a front monitor FM is obtained through a low pass filter 14 and a sample-hold circuit 15.例文帳に追加

データライト時に、フロントモニタＦＭにより検知された発光パワーの平均値がローパスフィルタ１４及びサンプルホールド回路１５を介して得られる。 - 特許庁

Amplifier circuits 51, 52 for feedback of a capacitor and a sample-and-hold circuit 44 are connected in cascade to a post-stage of an amplifier 42 for detecting the electric charge.例文帳に追加

電荷検出増幅器４２の後段には、コンデンサ帰還の増幅回路５１・５２およびサンプルホールド回路４４が縦続に接続されている。 - 特許庁

A lower order selection circuit 14 selects a smaller amplitude value held by the first and second sample-and-hold circuits 5a, 9a for output, and obtains the amount of eccentricity of the rotating shaft based on the smaller value.例文帳に追加

低位選択回路１４は、第１及び第２のサンプルホールド回路５ａ，９ａの保持する振幅値のうち小さい方を選んで出力し、この小さい方の値に基づき回転軸の偏心量を求める。 - 特許庁

The output timing of a clamp pulse CP, a sample-and-hold pulse SH, and a reset gate clock RG from an output timing circuit 40, are controlled by a CPU 27.例文帳に追加

クランプパルスＣＰ、サンプルホールドパルスＳＨ、リセットゲートクロックＲＧの出力タイミング回路４０からの出力タイミングをＣＰＵ２７で制御する。 - 特許庁

To discriminate whether trouble is in an output circuit system or in a sample-and-hold capacitor system regarding a readout abnormality pixel region and to select an output line on the basis of a result of the discrimination.例文帳に追加

読み出し異常画素領域に関して、出力回路系の不具合か、サンプルホールドコンデンサ系の不具合かの判別を行い、その判別結果に基づいて出力ラインを選択すること。 - 特許庁

This discharge lamp device is provided with a sample hold circuit 12 having mask means 129 and 131 for masking a transient voltage part, within a lamp voltage VL, generated by a second capacitor 35 and a secondary winding 47b of a first transformer 47.例文帳に追加

ランプ電圧ＶＬのうち、第２コンデンサ３５と第１トランス４７の二次巻線４７ｂによって生じる過渡電圧部分をマスクするマスク手段１２９、１３１を有するサンプルホールド回路１２を備える。 - 特許庁

In a space period, each output of ACC circuits 201, 202 of the push-pull circuit 200 is inputted to each of sample-and-hold parts 300, 301 and gated by a gate signal (h-2).例文帳に追加

スペース期間では、プッシュプル回路200のＡＣＣ回路201、202の各出力は、各サンプルホールド部300、301に入力されゲート信号(h-2)によりゲーティングされる。 - 特許庁

Furthermore, this random pulse train generating circuit is provided with feedback paths (15, 16, 17) which frequency-divide the outputted random pulse train, and change a reference voltage Vref in a range which does not exceed a predetermined value or a clock frequency in a sample/hold time according as the frequency is high or low.例文帳に追加

さらに、出力されるランダムパルス列を分周し、その周波数の高低に応じて所定値を越えない範囲の基準電圧Ｖref やサンプルホールド時のクロック周波数を変化させる帰還路(15,16,17)を備える。 - 特許庁

This extracted correction value is supplied to a D/A converting circuit 3, and the converted correction value (analog value) is supplied to sample/hold circuits 41-4N in the same number as the horizontal division.例文帳に追加

この取り出された補正値がＤ／Ａ変換回路３に供給され、変換された補正値（アナログ値）が上述の水平方向の分割と同じ数のサンプルホールド回路４１〜４Ｎに供給される。 - 特許庁

A status determination part 6 as a sample hold circuit outputs a voltage value V1 when the combination of the front and back sides is normal, and outputs a voltage value V2 in the presence of an error in the order of the pages or the printing misregistration.例文帳に追加

サンプルホールド回路である状態判定部６が、前者の場合に電圧値Ｖ１を、後者の場合に電圧値Ｖ２を出力する。 - 特許庁

When the image to be displayed is a raw image as the result of determination, a source driver 300 applies the video signal AV outputted from the display control circuit 200 to the video signal lines SL2 to SL2 without makimg the video signal pass through the sample-and-hold circuits SH1 to SHn-1.例文帳に追加

判定の結果、ベタ画像であれば、ソースドライバ３００は、表示制御回路２００から出力された映像信号ＡＶをサンプルホールド回路を介さずに映像信号線ＳＬ２〜ＳＬｎに印加する。 - 特許庁

Namely, the number of the capacitors is set as a half of the number of bits of the digital image signal DAT, and a sample hold circuit is saved by a point sequential drive, to thereby miniaturize a source driver 32 and to aim to narrow the frame.例文帳に追加

すなわち、コンデンサの個数をディジタル映像信号ＤＡＴのビット数の１/２にし、点順次駆動によってサンプルホールド回路を省いて、ソースドライバ３２を小型化にして狭額縁化を図る。 - 特許庁

To realize a sample-and-hold circuit in which an accurate output an be obtained without being affected by dispersion of characteristics of a transistor for amplifying with a simple constitution and by a simple control method.例文帳に追加

増幅用トランジスタの特性ばらつきの影響を受けない正確な出力が得られるサンプルホールド回路を、簡単な構成および簡単な制御方法にて実現する。 - 特許庁

A sample-and-hold circuit 32 holds input data (a) at the moment at which the pulse from the trigger pulse generator 31 rises from Low to High.例文帳に追加

サンプルホールド回路３２は、トリガパルス発生器３１からのパルスがＬｏｗからＨｉｇｈに立ち上がる瞬間の入力データａをホールドする。 - 特許庁

First, second delay circuits 140, 150 and an arithmetic circuit 155 generate an arithmetic output with a large level difference corresponding to each recording track on the basis of three sample and hold outputs.例文帳に追加

第１，第２の遅延回路１４０，１５０及び演算回路１５５は、３つのサンプルホールド出力に基づいて各記録トラックに対応するレベル差の大きな演算出力を形成する。 - 特許庁

The sample hold circuit makes the control signal ΦS at a level 'L' before the control signals ΦA, ΦB become the level 'L' and thus controls the sampling finish timing of the 1st sampling capacity 21 and the 2nd sampling capacity 22.例文帳に追加

制御信号ФＡ、ФＢが［Ｌ］レベルになる前に制御信号ФＳを「Ｌ」レベルにし、第１サンプリング容量２１と第２サンプリング容量２２のサンプリング終了タイミングを制御する。 - 特許庁

To provide a solid state imaging device with a sample hold circuit, the solid state imaging device being capable of preventing excessive voltage caused by turning on/off of the power source of a CCD from being output to the outside.例文帳に追加

サンプルホールド回路を備える固体撮像装置であって、ＣＣＤの電源のオン／オフ時に発生する過大な電圧が外部へ出力されることを防止することのできる固体撮像装置を提供する。 - 特許庁

The 1st sample-and- hold circuit 105 or the like holds the multiplied value and the output processing section 125 obtains an A/D conversion output on the basis of a preceding error component through a similar processing.例文帳に追加

この値を第１のサンプルホールド回路１０５等でホールドして同様の処理を行うことで出力処理部１２５に前回の誤差分を基にしたＡ／Ｄ変換出力が得られる。 - 特許庁

The compensation element is provided at an output end 31 through a low pass filter 26, a multiplier 27, an adder 28, a multiplier 29, and a sample hold circuit 30.例文帳に追加

この補償要素は、ローパスフィルタ２６、乗算器２７、加算器２８、乗算器２９及びサンプルホールド回路３０を介して出力端３１に得られる。 - 特許庁

When reproduction is made to the optical disk, the continuity is obtained between the terminals 54A and 54C of the switch 54 of the sample hold circuit 49, and the inputted signal is outputted as it is.例文帳に追加

光ディスクの再生時には、サンプルホールド回路４９のスイッチ５４の端子５４Ａと５４Ｃとが導通し、入力信号がそのまま出力される。 - 特許庁

Since the output just before a measurement in the last measurement is being held in the added sample-and-hold circuit, there is the effect that the measurement and reading can be performed in parallel and that a measuring cycle can be shortened.例文帳に追加

前回測定時の測定直前の出力が追加したサンプルホールド回路にホールドされているので、測定と読み出しを並行して行うことができ、測定周期を短縮することができるという効果がある。 - 特許庁

A first sample and hold circuit 14 turns on first and second switches SW1, SW2, and holds an average voltage of the first and second capacitors 30a, 30b as a first detection voltage Vdet1 in the first state.例文帳に追加

第１サンプルホールド回路１４は、第１、第２スイッチＳＷ１、ＳＷ２をオンし、第１状態にて第１、第２キャパシタ３０ａ、３０ｂの平均電圧を第１検出電圧Ｖｄｅｔ１として保持する。 - 特許庁

K slave sample/hold(S/H) circuits 114 and 118 are connected to the outputs of a master S/H circuit 104 and operated at a 1/k-fold clock speed.例文帳に追加

ｋ個のスレーブ・サンプル及びホールド回路１１４、１１８がマスター・サンプル及びホールド回路１０４の出力に接続され、クロック速度の１／ｋ倍で動作する。 - 特許庁

A head 10a superimposes adjustment values (the gain and VSUB (substrate voltage) or the like), specific to a CCD 11 on a CCD drive signal line for horizontal and vertical drive pulses, and sample hold pulses for a CDS(correlated double sampling) circuit as a DC voltage.例文帳に追加

ヘッド10A側で、ＣＣＤ11固有の調整（ゲイン、ＶＳＵＢ等）値を水平，垂直駆動パルスやＣＤＳ回路用サンプル・ホールドパルスなどのＣＣＤ駆動信号ラインに直流電圧として重畳させる。 - 特許庁

The current source D2 is connected to a resistor R10 and the potential of a node N3 is increased/decreased corresponding to the output voltage of the sample-and- hold circuit 39.例文帳に追加

電流源Ｄ２は抵抗素子Ｒ１０に接続されており、ノードＮ３の電位をサンプルホールド回路３９の出力電圧に応じて上下させる。 - 特許庁

A signal corresponding to power of a reflected light of a side beam for detecting a tracking error signal, that is, an addition signal (SE+SF) is inputted to a sample-and-hold circuit 181.例文帳に追加

トラッキングエラー信号を検出するためのサイドビームの反射光のパワーに対応した信号、即ち加算信号（ＳＥ＋ＳＦ）を、サンプルホールド回路１８１Ｗに入力する。 - 特許庁

If a sample-hold value is outside the first conversion range, a range setting circuit of the successive approximation type A/D converter sets a second conversion range different from the first conversion range in accordance with a determination signal.例文帳に追加

逐次比較型Ａ／Ｄ変換器の範囲設定回路は、判定信号に応じて、サンプルホールド値が第１の変換範囲内にない場合は、前記第１の変換範囲と異なる第２の変換範囲を設定する。 - 特許庁

The sample and hold circuit can be used for a disk drive to give improved read-to-write and write-to-read mode transitions.例文帳に追加

サンプル・アンド・ホールド回路は改善された読取り書込み間および書込み読取り間モード遷移を与えるためにディスク・ドライブで使用することができる。 - 特許庁

When recording is made to an optical disk, the continuity is obtained between the terminals 54B and 54C of the switch 54 of the sample hold circuit 49, and reflected light from the optical disk is sampled and held by a sampling signal.例文帳に追加

光ディスクの記録時には、サンプルホールド回路４９のスイッチ５４の端子５４Ｂと５４Ｃとが導通し、サンプル信号によって光ディスクからの反射光がサンプルホールドされる。 - 特許庁

The passing power is supplied to the high frequency amplifier 2, a local oscillator 3, a frequency converter 4, an intermediate frequency amplifier 6 and a sample-and-hold circuit 8 respectively.例文帳に追加

そして、その通過電力は、高周波増幅部２、局部発振器３、周波数変換部４、中間周波増幅部６、およびサンプルホールド回路８にそれぞれ供給される。 - 特許庁

In the transmission gate for a sample-hold circuit provided with P channel and N channel field effect transistors connected in parallel between an input terminal and a hold capacitor, field effect transistors whose sources and drains are respectively short-circuited and the size of which is halved are connected in series between the respective field effect transistors and the hold capacitor.例文帳に追加

入力端子とホールドコンデンサ間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたサンプルホールド回路のトランスミッションゲートにおいて、それぞれの電界効果トランジスタとホールドコンデンサ間に、それぞれの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡された電界効果トランジスタがそれぞれ直列に接続される。 - 特許庁

To provide a pulse edge selection circuit that not only suppresses power consumption by reducing logic gates during drive but also reduces the number of the logic gates through which a clock passes so as to shorten a clock delay, a pulse generation circuit using the same, a sample hold circuit, and a solid-state image pickup device.例文帳に追加

駆動中の論理ゲートを減らして消費電力を少なくし、クロックが通る論理ゲート数を減らしてクロック遅延を短くしたパルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置を提供する。 - 特許庁

An amplifier circuit 31 amplifies a power monitor signal 23 inputted to a bias level current amount control part when information is recorded, and a sample/hold circuit 32 samples/holds a sampling signal 15 from a CPU and outputs the sampling signal 15 to an APC circuit 33 for a period of time between "H" to "L" when long space data are outputted.例文帳に追加

情報記録時、バイアスレベル電流量制御部に入力のパワーモニタ信号２３はアンプ回路３１で増幅され、ロングスペースデータ出力時にＣＰＵからのサンプリング信号１５が「Ｈ」→「Ｌ」の期間、サンプル／ホールド回路３２でサンプル／ホールドされＡＰＣ回路３３に出力。 - 特許庁

A current control circuit 26(27) is coupled to an amplifier 24 of a sample and hold circuit 21 for sampling and holding an analog signal, and a variable constant current circuit 25 is controlled in accordance with the value of a digital signal obtained by performing A/D conversion of the analog signal to change operating current caused to flow to the amplifier 24.例文帳に追加

アナログ信号をサンプル・ホールドするサンプル・ホールド回路２１の増幅器２４に、電流制御回路２６（２７）を接続し、アナログ信号をＡＤ変換したディジタル信号の値に応じて可変定電流回路２５を制御し、増幅器２４に流れる動作電流を変化させる。 - 特許庁

One input terminal 121a of a switch 121 receives a video signal (internal video signal) whose brightness is adjusted outputted from an analog signal synthesis circuit 105 or a digital/analog converter 108 in the bright adjustment circuit and a sample-hold circuit 122 receives the video signal.例文帳に追加

ブライト調整回路では、アナログ信号合成回路１０５またはＤ／Ａ変換器１０８から出力されるブライト調整された映像信号（内部映像信号）が、スイッチ１２１の一方の入力端子１２１ａに入力されるとともにサンプルホールド回路１２２に入力される。 - 特許庁

The read circuit 10 includes: an integration sample hold circuit 23 whose input is connected to an integration node N_INT; and a bias circuit 21 connected between a connection node N_BOUT to which a thermoelectric conversion element 2 is connected and the integration node N_IHT.例文帳に追加

本発明の読み出し回路１０は、積分ノードＮ_ＩＮＴに入力が接続された積分サンプルホールド回路２３と、熱電変換素子２が接続される接続ノードＮ_ＢＯＵＴと積分ノードＮ_ＩＮＴとの間に接続されたバイアス回路２１とを具備する。 - 特許庁

In this luminance compensation circuit, a current detecting circuit 4 detects a gate current at the time of reproduction driving of the display panel of the electric field discharging type display as voltage, and a sample and hold circuit 5 samples it by synchronizing with a control signal impressed to a terminal 3.例文帳に追加

電界放出型表示装置の表示パネルの再生駆動時のゲート電流を電流検出回路４で電圧として検出し、端子３に加えられる制御信号に同期してサンプル及びホールド回路５でサンプリングする。 - 特許庁

To reduce the voltage dependency of a leak current of the input node of an analog switch circuit, and to reduce the distortion of a holding voltage, when used for a sample/hold circuit or the like for retaining the signal charge of a capacitor by arranging an analog switch circuit between an output terminal and an input terminal of an operational amplifier.例文帳に追加

アナログスイッチ回路の入力ノードのリーク電流の電圧依存性を低減でき、演算増幅器の出力端子と入力端子の間にアナログスイッチ回路を配置してキャパシタの信号電荷を保持するサンプルホールド回路等に用いた場合に、保持電圧の歪みを低減する。 - 特許庁

When DC test for an analog front end part 2, provided in the semiconductor integrated circuit device, is performed by a tester LT, the measurement result output from the analog circuit via an optional switch of a switching part 10 is inputted to a sample and hold circuit 11.例文帳に追加

テスタＬＴにより、半導体集積回路装置に設けられたアナログフロントエンド部２のＤＣテストが行われると、スイッチ部１０の任意のスイッチを介してアナログ回路から出力される測定結果がサンプル／ホールド回路１１に入力される。 - 特許庁

A comparator 120 compares the level of output signal of a sample circuit 113 which takes out a modulation signal output and the level of output signal of a sample circuit 119 which takes out an output signal to exterior, and transmits to a hold circuit 115 a signal level as large as an excess or shortage amount required to make proper the level of the output signal to be sent out to exterior.例文帳に追加

比較器１２０は、変調信号出力を取り出すサンプル回路１１３の出力信号のレベルと、外部への出力信号を取り出すサンプル回路１１９の出力信号のレベルとを比較し、外部に送出する出力信号のレベルを適正化するために過不足している分の信号レベルを、ホールド回路１１５に伝達する。 - 特許庁

A differential amplification circuit 3 sample-holds a sum of differential component of the L and R signals and Coriolis force in a sample-hold circuit 81, integrates it in an integration circuit 82, compares it with a fixed level in a comparator 83, and provides a digital signal with a duty factor corresponding to Coriolis force to the microprocessor 7 as the angular velocity detecting signal.例文帳に追加

差動増幅回路３はＬ信号とＲ信号との差動成分＋コリオリ力をサンプルホールド回路８１でサンプルホールドし、積分回路８２で積分してコンパレータ８３で所定のレベルと比較し、コリオリ力に応じたデューティ比を有するデジタル信号を角速度検出信号としてマイクロプロセッサ７に与える。 - 特許庁

Since the prestage amplifying circuit 23 is arranged in the preceding stage of a differential amplifying circuit 24, even if a noise carried by the output from the C-V conversion circuit 21 is amplified by the prestage amplifying circuit 23, a noise component can be removed by a sample hold circuit 24a provided in the differential amplifying circuit 24.例文帳に追加

そして、この前段増幅回路２３を差動増幅回路２４の前に配置していることから、Ｃ−Ｖ変換回路２１の出力に載っていたノイズが前段増幅回路２３によって増幅されたとしても、差動増幅回路２４に備えられたサンプルホールド回路２４ａにより、そのノイズ成分を除去することが可能となる。 - 特許庁