「Serial Interface」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To save processing executed by a control part during communication when a data input/output unit as a general purpose interface performs serial communication.例文帳に追加

汎用インタフェースとしてのデータ入出力装置においてシリアル通信を行う際に、制御部によって通信中に行われていた処理を省略可能とする。 - 特許庁

To speed up a process to a plurality of command telegrams even if an IC card communicates with an upper device in a serial interface.例文帳に追加

この発明は、シリアルインターフェースにて上位装置との通信を行うＩＣカードであっても、複数の命令電文に対する処理が高速化できる。 - 特許庁

Data of the 0th bit to the third bit are inputted and outputted in this order and in serial through an input/output interface circuit 5-1 between the outside and this device.例文帳に追加

外部との間では０ビット目〜３ビット目のデータが入出力インタフェース回路５−１を介してこの順にシリアルに入出力される。 - 特許庁

To provide a serial ATA interface device capable of reducing time required for receipt processing of a command from a host system for improving data transfer speed.例文帳に追加

ホストシステムからのコマンド受け付け処理に要する時間を短縮化し、データ転送速度を向上できるシリアルＡＴＡインターフェース装置を提供することにある。 - 特許庁

To prevent effect of noise onto a receiver by transmitting a signal with a comparatively high transfer rate via a serial interface with a comparatively low transfer rate.例文帳に追加

転送レートが比較的高い信号を転送レートが比較的低いシリアルインタフェースを介して伝送可能とし、受信装置への雑音の影響等を防止する。 - 特許庁

A control box 2 is connected through and RS-232C serial interface to a personal computer(PC) 3 and the PC 3 is connected through a telephone line to the Internet (provider) 4.例文帳に追加

コントロールボックス２をＲＳ−２３２Ｃシリアルインタフェースを介してパソコン３に接続し、パソコン３を電話回線を介してインターネット（プロバイダ）４に接続する。 - 特許庁

When determining not to perform the transition, the HDD 1 transmits a response (PMNACK) of denial to the host 51 (S13), and keeps the serial interface part 236 in an active mode.例文帳に追加

遷移しないと決定すると、ＨＤＤ１はホスト５１に否認の応答（PMNACK）を送信し（Ｓ１３）、シリアル・インターフェース部２３６をアクティブモードに維持する。 - 特許庁

This baseband processor (120) comprises a serial control interface (131, 210) to generate a programming signal for controlling a relationship among the plurality of base currents.例文帳に追加

このベースバンドプロセッサ（１２０）は、複数のベース電流の間の関係を制御するためのプログラム信号を発生するシリアル制御インタフェース（１３１，２１０）を具備する。 - 特許庁

Asynchronous serial communication transmitter-receiver circuits 11-1n adapted to different signaling speeds are provided in parallel to outputs from an interface circuit 1.例文帳に追加

インターフェース回路１からの出力に対して並列にそれぞれ異なる通信速度に対応した非同期シリアル通信用送受信回路１１〜１ｎを設ける。 - 特許庁

To interface data reception from an IEEE 1394 serial bus with a peripheral unit in a host system, without the need for a separate microcontroller.例文帳に追加

ＩＥＥＥ１３９４シリアル・バスからのデータ受信において、別個のマイクロコントローラを必要とせずにホスト・システム内の周辺装置にインタフェースすること。 - 特許庁

When power is applied, the microcomputer A10 transfers data to the microcomputer B11 via the serial interface 60 and, then executes signal processing of normal operation.例文帳に追加

電源起動時には、マイコンＡ１０が、マイコンＢ１１に対して、シリアルインターフェース６０経由でデータ転送した後、通常動作時の信号処理を実行する。 - 特許庁

To simply realize a function for allowing data processing in one unit byte and adjusting width and depth of FIFO in a synchronous serial interface circuit.例文帳に追加

同期シリアルインタフェース回路において、１バイト単位でのデータ処理が可能でかつＦＩＦＯの幅と深さを調節する機能を簡素に実現する。 - 特許庁

To provide a SATA (Serial Advance Technology Attachment) storage device operating a nonvolatile semiconductor memory by a SATA protocol as an interface realizing high data transmitting speed.例文帳に追加

高速データ伝送速度を実現するインタフェースであるＳＡＴＡプロトコルで不揮発性半導体メモリを動作可能とするＳＡＴＡ貯蔵装置を提供する。 - 特許庁

When an SDI In (serial digital interface) signal is an HD (high definition) signal, both encoders 103-1, 103-2 apply intra-coding to a Video In signal from an input circuit 101.例文帳に追加

SDI In信号がＨＤ信号であるとき、入力回路１０１からのVideo In信号に対し、エンコーダ１０３-1，１０３-2の双方でイントラ符号化をする。 - 特許庁

When serial operation information in the remote controller 34 is received via a remote control interface 32, a CPU 26 generates a pseudo-mouse event corresponding thereto.例文帳に追加

リモコン装置３４の一連の操作情報がリモコンインタフェース３２を介して受信されると、ＣＰＵ２６は、これに対応する疑似的なマウスイベントを発生させる。 - 特許庁

The interface of a controller part and an engine part is arranged after an RIP, and an engine control part 16 is provided with an image processing part and a video data storage memory, and the interface is configured to transfer digital data by high speed serial communication.例文帳に追加

コントローラ部とエンジン部のインタフェースをＲＩＰ２６後とし、エンジン制御部１６に画像処理部とビデオデータの保持メモリを持ち、インタフェースを高速シリアル通信によるデジタルデータでの転送にする構成とする。 - 特許庁

The data transfer controller is provided with an interface circuit 110 to which data having data unit of K bits are inputted through an interface bus and a link controller 100 which generates a packet to be transmitted through a serial bus.例文帳に追加

データ転送制御装置は、１つのデータ単位がＫビットとなるデータがインターフェースバスを介して入力されるインターフェース回路１１０と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ１００を含む。 - 特許庁

The first digital interface transmits a digital imaging signal by means of serial data comprising a start bit, data related to an imaging signal, and a stop bit in this order, and the second digital interface transmits a basic clock signal.例文帳に追加

第１のディジタルインターフェースでは、ディジタル撮像信号を、スタートビット、撮像信号に係るデータ、ストップビットの順で構成されるシリアルデータで伝送し、第２のディジタルインターフェースでは、基本クロック信号を伝送している。 - 特許庁

An ECU 10 and a TCU 50 are connected to each other via a serial bus 100, and an output port of an I/O interface 55 of the TCU 50 and an input port of an I/O interface 16 of the ECU 10 are connected to each other.例文帳に追加

ＥＣＵ１０とＴＣＵ５０とをシリアルバス１００を介して接続すると共に、ＴＣＵ５０のＩ／Ｏインターフェイス５５の出力ポートとＥＣＵ１０のＩ／Ｏインターフェイス１６の入力ポートとを接続する。 - 特許庁

The HDD receives a command from a host 51, and sets the serial interface part 236 to the power save mode at least for a partial period where data transmission and receipt by serial data communication with the host 51 are not performed in the command execution sequence.例文帳に追加

ＨＤＤは、ホスト５１からコマンドを受信し、そのコマンド実行シーケンスにおいて、ホスト５１との間のシリアル・データ通信によるデータ送受信がない少なくとも一部の期間、シリアル・インターフェース部２３６をパワー・セーブ・モードにセットしておく。 - 特許庁

This connector/digital serial bus interface device 160 allows use of a digital serial bus 120 by using ground pins 111 and 115 alone even when a connector 110 has one non-connection pin 113 or has no connection pin.例文帳に追加

コネクター/デジタル直列バス・インターフェース装置１６０はコネクター１１０に無接続ピン１１３が一つかまたは存在しなくてもグラウンドピン１１１，１１５のみを用いてデジタル直列バス１２０の使用が可能であるようにする。 - 特許庁

A plurality of at least the independent image processing units 5 and 6 are connected by high-speed serial interfaces 4c and 4d according to a PCI Express standard as devices positioned at ends in the tree structure of a high-speed serial interface system according to the PCI Express standard.例文帳に追加

PCI Express規格の高速シリアルインタフェースシステムの木構造におけるエンドポイントに位置するデバイスとして、少なくとも、複数の独立した画像処理ユニット５，６をPCI Express規格の高速シリアルインタフェース４ｃ，４ｄにより接続する。 - 特許庁

The other signals are transmitted via a serial interface driven by 3-wire serial drivers 151a, 151b, so that only the release signals are transmitted from the camera main body 1b to the camera head 1a through the exclusive lines 1A, 1B.例文帳に追加

その他の信号は３線シリアルドライバ１５１ａ，１５１ｂにより駆動されるシリアルインターフェースを介して伝えるようにして、レリーズ信号のみを専用線１Ａ，１Ｂでカメラ本体１ｂからカメラヘッド１ａへ伝えるようにする。 - 特許庁

The network data bridge 202 includes a broadband network interface 210 connectable to an Internet protocol network, a radio command interface 204 connectable to a radio command protocol network, and a data bridge component 202 which extracts a serial command received via the broadband network interface 210 from an Internet protocol, and broadcasts the serial command via a narrowband radio interface so as to be received by the mobile robot 104 and the peripheral.例文帳に追加

ネットワークデータブリッジ２０２は、インターネットプロトコルネットワークに接続可能な広帯域ネットワークインターフェイス２１０と、無線コマンドプロトコルネットワークに接続可能な無線コマンドインターフェイス２０４と、該インターネットプロトコルから該広帯域ネットワークインターフェイス２１０を介して受信されるシリアルコマンドを抽出し、移動式ロボット１０４および周辺装置に受信されるように、狭帯域無線インターフェイスを介して該シリアルコマンドをブロードキャストするデータブリッジ構成要素２０２と、を備える。 - 特許庁

Each flash memory module 14 is provided with a plurality of flash memories 32, 32, ... having parallel interfaces 34, and a serial-parallel conversion circuit 30 for performing signal format conversion between the serial interface 16 and the parallel interface 34 to be configured as one module or one package with the number of flash memories 32, 32, ... fixed.例文帳に追加

各フラッシュメモリモジュール１４は、パラレルインタフェース３４をもつ複数個のフラッシュメモリ３２、３２、…と、シリアルインタフェース１６とパラレルインタフェース３４との間の信号形式変換を行うシリアル・パラレル変換回路３０とを備え、フラッシュメモリ３２、３２、…の個数が固定された１個のモジュール又は１個のパッケージとして構成される。 - 特許庁

The integrated circuit system (IC) 100 include a RAM 120, a serial interface 150, a means for downloading a burn-in test program to the RAM 120 of the integrated circuit system by the serial interface 150, and a means for reading the burn-in test program downloaded from the RAM 120 and allowing the CPU 110 to execute it.例文帳に追加

集積回路装置（ＩＣ）１００は、ＲＡＭ１２０、シリアルインターフェース１５０を含み、前記シリアルインターフェース１５０でバーインテストプログラムを集積回路装置の前記ＲＡＭ１２０にダウンロードする手段と、前記ＲＡＭ１２０からダウンロードされたバーインテストプログラム読み出して、前記ＣＰＵ１１０に実行させる手段とを含む。 - 特許庁

The image processor is provided with a control means for connecting a host unit with a facsimile function unit through a universal serial bus interface and performing at least either of the designation of control from the host unit to the facsimile function unit and the information of control from the facsimile function unit to the host unit through the universal serial bus interface.例文帳に追加

ホスト装置とファクシミリ機能装置とをユニバーサルシリアルバスインタフェースを介して接続して、前記ホスト装置から前記ファクシミリ機能装置に対する制御指示および前記ファクシミリ機能装置から前記ホスト装置に対する制御通知の少なくとも一方を前記ユニバーサルシリアルバスインタフェースを介して行う制御手段を具備する。 - 特許庁

A voltage superimposition multiplex interface part 121 for modulating/demodulating a serial signal and a communication control part 122 for converting the serial signal into a parallel signal are provided in a communication interface part 12 of the ECU, and a CPU 11 of the ECU with a little information quantity and the communication control part 122 are parallel connected.例文帳に追加

シリアル信号の変復調を行なう電源重畳多重インタフェース部１２１と、シリアル信号をパラレル信号に変換する通信制御部１２２と、がＥＣＵの通信インタフェース部１２に設けられており、情報量小のＥＣＵのＣＰＵ１１と通信制御部１２２とをパラレル方式で接続する。 - 特許庁

The LAN connection board of the base station 20 converts a serial interface signal from the radio control device into a TCP-IP signal and transmits the signal to the ratio LAN and the LAN connection board of the relay station 30 converts a TCP-IP signal from the radio LAN into a serial interface signal and transmits the signal to the ratio control transmitter.例文帳に追加

基地局２０のＬＡＮ接続ボードは、ラジコン操作機からのシリアルインタフェース信号をＴＣＰ−ＩＰの信号に変換して無線ＬＡＮに送出し、中継局３０のＬＡＮ接続ボードは、無線ＬＡＮからのＴＣＰ−ＩＰの信号をシリアルインタフェース信号に変換してラジコン発信機に送出する。 - 特許庁

The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加

データ転送制御装置は、システムバスを介して接続されるホストデバイス５との間でのインターフェース処理を行うインターフェース回路９２と、シリアルバスを介して受信したパケットの解析を行い、１つのデータ単位がＫビットとなるデータをインターフェース回路９２に出力するリンクコントローラ９０とを含む。 - 特許庁

In the case of usual use mode, a control section 76 controls the switching of a first switching section 73 to electrically connect a mounting section 33 to an external memory interface 72, and controls the switching of a second switching section 75 to electrically connect an interface connector 16 to a serial interface 71.例文帳に追加

制御部７６は、通常の使用モードの場合には、第１の切替部７３の切り替え制御を行い、装着部３３と外部メモリインターフェース７２を電気的に接続し、また、第２の切替部７５の切り替え制御を行い、インターフェースコネクタ１６とシリアルインターフェース７１を電気的に接続する。 - 特許庁

The system is configured such that the main apparatus 100 and the interface controller 200 undergo the serial communication, the interface controller 200 and the second post processing controller 400, and the interface controller 200 and the third post processing controller 500, and that the interface controller 200 and the first post processing controller 300 undergo the parallel communication.例文帳に追加

このシステムにおいて、本体制御部１００とインターフェイス制御部２００、インターフェイス制御部２００と第２後処理制御部４００、インターフェイス制御部２００と第３後処理制御部５００の間は、シリアル通信が行われ、インターフェイス制御部２００と第１後処理制御部３００の間はパラレル通信が行われるように構成されている。 - 特許庁

To integrate an optical subscriber line termination unit (ONU) body section (PDS control section) and an Ethernet interface section to downsize the device, and enable the ONU body section and the Ethernet interface section to be inspected via a single serial data communication port.例文帳に追加

ＯＮＵ本体部（ＰＤＳ制御部）とイーサインタフェース部とを一体化することで装置の小型化を図るとともに、単一のシリアルデータ通信ポートを介してＯＮＵ本体部とイーサインタフェース部との双方を検査可能にする。 - 特許庁

In this serial ATA type interface device, an S-ATA bridge 10 connected to the host system 2 via a serial ATA bus 4 is provided with a shadow register 11 storing commands and a buffer memory 12 accessible from an HDC 20.例文帳に追加

シリアルＡＴＡ方式のインターフェース装置において、シリアルＡＴＡバス４を介してホストシステム２に接続されたＳ−ＡＴＡブリッジ１０は、コマンドを格納するシャドーレジスタ１１及びＨＤＣ２０のアクセスが可能なバッファメモリ１２を有する。 - 特許庁

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

The interface device 111 notifies the host device 10 through a serial bus 1 of the total storage capacity obtained by adding the storage capacity of a hard disk drive 11 to a storage capacity notified from a hard disk drive 12 through a serial bus 2.例文帳に追加

インタフェース装置１１１は、シリアルバス２を介してハードディスクドライブ１２から通知される記憶容量にハードディスクドライブ１１の記憶容量を加算することによって得られる総記憶容量を、シリアルバス１を介してホスト装置１０に通知する。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

This circuit is a measuring circuit for a system of a serially connected electric module 2 wherein each measuring interface 4 is connected to one measuring signal transducer 5, and the interface 4 provides a measuring signal continuously via the first serial link M in response to an interface selecting pulse transmitted serially from the interface 4 to the interface 4 via the second link L from one common logic unit 6.例文帳に追加

個々の測定インターフェース４と１つの測定信号トランスデューサ５とが連結された直列接続電気モジュール２のシステム用の測定回路であって、これらのインターフェースがこのトランスデューサに、１つの共通のロジックユニット６から第２リンクＬを介してインターフェースからインターフェースへとシリアル的に伝送されるインターフェース選択パルスに応答して第１シリアルリンクＭを介して測定信号を連続的に提供する。 - 特許庁

The data transfer controller 30 includes a link controller 100 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, an interface circuit 110 generating an interface signal and outputting it to an interface bus, and an internal register 350 setting timing information for identifying change timing in a signal level of the interface signal which is output from the interface circuit 110.例文帳に追加

データ転送制御装置３０は、シリアルバスを介してホスト側データ転送制御装置１０から受信したパケットを解析するリンクコントローラ１００と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路１１０と、インターフェース回路１１０から出力されるインターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報が設定される内部レジスタ３５０を含む。 - 特許庁

To provide a serial EEPROM interface capable of reducing a system load without requiring a complicated control and efficiently updating a status store register.例文帳に追加

ス煩雑な制御を必要とせず、システム負荷を軽減することができ、ステータスストアレジスタの更新を効率的に行うことができるシリアルＥＥＰＲＯＭインターフェイスを提供する。 - 特許庁

To provide a subscriber's home side optical network unit (ONU) reading a management signal and outputting data from an external node while using a serial interface of I^2C.例文帳に追加

Ｉ^２Ｃのシリアルインタフェースを用いて外部ノードから管理信号の読み出しおよびデータ出力が可能な加入者宅側光回線終端装置を提供する。 - 特許庁

One or more flash memory modules 14, 14, ... are connected to a flash memory controller 12 for communicating with a host system through a serial interface 16 having only three signal lines.例文帳に追加

ホストシステムと通信するフラッシュメモリコントローラ１２に、１個以上のフラッシュメモリモジュール１４、１４、…が、たった３本の信号線をもつシリアルインタフェース１６を介して接続される。 - 特許庁

A system chip 3 returns a response that a request response processor 46 inside an IO request processing section 33 has received by a serial interface 34 and stores it in a latch 41.例文帳に追加

システムチップ３は、ＩＯリクエスト処理部３３内部のリクエスト応答処理部４６が受信した応答を、シリアルインタフェース３４で折り返してラッチ４１に格納する。 - 特許庁

To provide a data transfer device including a serial interface for communicating with a plurality of transmission lines, an image processing apparatus, a data transfer method, a data transfer program and a recording medium.例文帳に追加

本発明は、複数の伝送路で通信するシリアルインターフェイスを備えたデータ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体に関する。 - 特許庁

This serial interface circuit 100 is provided with a shift register 200, a register generating part 300, a control circuit 400, an address control circuit 410 and a data control circuit 420.例文帳に追加

シリアルインターフェイス回路１００は、シフトレジスタ２００、レジスタ生成部３００、制御回路４００、アドレス制御回路４１０及びデータ制御回路４２０とを備える。 - 特許庁