「are N」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In the flower display 30, respective colored ball display parts 32 by the number of exercise continuation times (N number) are displayed at tip positions of display lines 31 corresponding to the N value in size corresponding to the IDST(N) value and color corresponding to Hbp(N) value.例文帳に追加

フラワ表示３０においては、運動継続時間分（Ｎ個）だけ、各色玉表記部３２が、Ｎ値に対応する表示ライン３１の先端位置に、ＤＩＳＴ（Ｎ）値に応じたサイズで、Ｈｂｐ（Ｎ）値に応じた色で、表示される。 - 特許庁

The logarithmic exposure quantities PDX [i] corresponding to a plurality of objective densities TD [i] are respectively estimated on the basis of the density measured values D [n] of respective patches of a test chart and logarithmic exposure quantities PD [n] at a time of patch exposure recording [see (A)].例文帳に追加

テストチャートの各パッチの濃度測定値Ｄ[n],パッチ露光記録時の対数露光量ＰＤ[n] に基づき、複数の目標濃度ＴＤ[i] に対応する対数露光量ＰＤＸ[i] を各々推定する((A)参照）。 - 特許庁

Beam reception signals r_1, r_2, ..., r_N are output from an antenna device 11 and processed by reception processing terminals 12_1, 12_2, ..., 12_N to generate reception data (IQ data u_1, u_2, ..., u_N).例文帳に追加

空中線装置１１からビーム受信信号ｒ_1 ，ｒ_2 ，…，ｒ_N が出力され、受信処理端末１２_1 ，１２_2 ，…，１２_N で処理が行われ、受信データ（ＩＱデータｕ_1 ，ｕ_2 ，…，ｕ_N ）が生成される。 - 特許庁

In a typical example, n-type sidewalls 210 and the n-type silicon embedded layer 204 are combined to form an n-type silicon well, and the p-type silicon well 206 is formed in the n-type silicon well.例文帳に追加

典型例では、ｎ型サイドウォール２１０とｎ型埋め込み層２０４を組み合わせてシリコンのｎ型ウェルが形成され、ｐ型ウェル２０６がｎ型ウェル内に形成される。 - 特許庁

N-dimensional array data expressing a recognition object in an N-dimensional space (N is an even number equal to or larger than 4) and a target position in the N-dimensional space are stored in a storage means.例文帳に追加

Ｎ次元空間（Ｎは４以上の偶数）における認識対象を表現するＮ次元配列データとＮ次元空間における注目位置とを記憶手段に記憶する。 - 特許庁

In a step S_5, an offset value is determined, on the basis of the precedent information A_n and inputted to the exposure device, the alignment layer Y_n and the target layer X_n are re-aligned, and then regular exposure is performed.例文帳に追加

Ｓ_5 では先行情報Ａ_n に基づいてオフセット値を決定し、露光装置に入力して再びアライメント層をターゲット層に対してアライメントして本番露光する。 - 特許庁

The lengths of the delay lines are selected so that total delay τn" is introduced between the (n+1)-th channel and the n-th channel in such as way that a time lag τn is obtained between the (n+1)-th channel and the n-th channel.例文帳に追加

各遅延線路の長さは、（ｎ＋１）番目のチャネルとｎ番目のチャネルの間で時間のずれτ_ｎが得られるように（ｎ＋１）番目のチャネルとｎ番目のチャネルの間に合計遅延τ_ｎ”を導入するよう選択される。 - 特許庁

Due to this structure, when connecting the input/output terminals Tn and leads Ln (n=1 to 12, n is a natural number) with bonding wires Wn (n=1 to 12, n is a natural number), the adjacent bonding wires are spaced apart, preventing contact among them.例文帳に追加

これにより、入出力端子ＴｎとリードＬｎ（ｎ＝１〜１２、ｎは自然数）とをボンディングワイヤＷｎ（ｎ＝１〜１２、ｎは自然数）で接続する際、隣接ボンディングワイヤ同士の間隔が確保され、接触が防止される。 - 特許庁

With such a construction, the shielded cables 1 to N of this invention are put to use with the cores C1 to CN and the shields E1 to EN changed over between a connected state and a non-connected state by the switches A1 to AN.例文帳に追加

このような構成により、本発明のシールドケーブル１〜Ｎは、Ｎ本の芯線Ｃ_1〜Ｃ_NとシールドＥ_1〜Ｅ_NをＮ個のスイッチＡ_1〜Ａ_Nで接続または非接続とに切り替えて使用される。 - 特許庁

The last target tension for control (a real target tension) Fref(n-1)* and the temporary target value Fref(n) this time are compared with each other, and a larger one of them is set as a target tension Fref(n)* for control this time (S110-112).例文帳に追加

前回の制御用目標張力（本目標張力）Ｆref(n-1)^*と今回の暫定目標値Ｆref(n)とが比較され、大きい方が今回の制御用目標張力Ｆref(n)^*とされる（Ｓ１１０〜１１２）。 - 特許庁

A comparison part 27 compares the S/N ratio and the sensitivity calculated with the S/N ratio and sensitivity calculation part 25 with an S/N ratio and a sensitivity under an optimal condition that are read from a S/N ratio and sensitivity storage part 35, respectively.例文帳に追加

比較部２７は、ＳＮ比及び感度算出部２５により算出されたＳＮ比及び感度と、ＳＮ比及び感度記憶部３５から読み出した最適条件におけるＳＮ比及び感度をそれぞれ比較する。 - 特許庁

Backup pipes P_n-1, P_n and P_n+1 are branched off from buried pipes D_n-1, D_n and D_n+1 and one end of each of the backup pipes is allowed to protrude over the ground.例文帳に追加

埋設配管Ｄ_ｎ−１，Ｄ_ｎ，Ｄ_ｎ＋１から複数の予備配管Ｐ_ｎ−１，Ｐ_ｎ，Ｐ_ｎ＋１を分岐させ、各予備配管の片端を地上に突出させる。 - 特許庁

In formula (1), m and n are integers satisfying m>0, n≥0, 2≤m+n≤1,000 and 0.05≤m/(m+n)≤1 and each of R_1 to R_4 is a hydrogen atom or a monovalent organic group.例文帳に追加

（但し、式中のｍおよびｎは、ｍ＞０、ｎ≧０、２≦ｍ＋ｎ≦１０００、および０．０５≦ｍ／（ｍ＋ｎ）≦１を満たす整数である。また、Ｒ_1〜Ｒ_4は、水素原子または一価の有機基である。） - 特許庁

A GaN buffer layer 2, an n-type GaN layer 3, an n-type AlGaInN cladding layer 4, a GaN active layer 5, a p-type AlGaInN cladding layer 6, and a p-type GaN layer 7 are sequentially deposited on a sapphire substrate 1 in this order.例文帳に追加

サファイア基板１上にGaNバッファ層２、n-GaN層３、n-AlGaInNクラッド層４、GaN活性層５、p-AlGaInNクラッド層６、p-GaN層７を順次堆積する。 - 特許庁

Frames fr_n, fr_n-1 and fr_n-2 of the compressed audio signal are stored and on the basis of the stored frames fr_n, fr_n-1 and fr_n-2, the compressed audio signal is extended by utilizing predictive decoding.例文帳に追加

圧縮された音声信号のフレームｆｒ_n、ｆｒ_n-1、ｆｒ_n-2が記憶され、予測デコーディングを利用して、記憶されたフレームｆｒ_n、ｆｒ_n-1、ｆｒ_n-2に基づき、圧縮された音声信号が伸長される。 - 特許庁

A lower-part n- layer 12 of high specific resistance, intermediate n-layer 13 of low specific resistance, and upper-part n- layer 14 of high specific resistance are formed on an n+ cathode layer 11 of low specific resistance.例文帳に追加

低比抵抗のｎ^+ カソード層１１の上に、高比抵抗の下部ｎ^- 層１２、低比抵抗の中間ｎ層１３、高比抵抗の上部ｎ^- 層１４が形成されている。 - 特許庁

The model time-series data is divided into sections Y_i (i=1, ..., n) of an individual pattern at predetermined places in time series in advance, and feature quantity time series y_i (i=1, ..., n) by the sections are extracted.例文帳に追加

模範時系列データは予め時系列上の所定箇所で個別パターンの区間Y_i(i=1,…,n)に分割され、区間ごとに特徴量時系列y_i(i=1,…,n)を抽出しておく。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルＭがマトリックス状に配置されたメモリセルアレイ１と、ワード線Ｗ_1〜Ｗ_mと、ビット線Ｂ_1〜Ｂ_nと、プレート電極線Ｐ_1〜Ｐ_nと、トランジスタＴとを有する。 - 特許庁

The cosmetic composition for the hair is obtained by formulating one or more kinds of cationic polymers which are copolymers of (a) vinylpyrrolidone, (b) an N,N-dialkylaminoalkylmethacrylic acid and (c) an N,N-dialkylaminoalkylmethacrylic acid salt.例文帳に追加

ａ）ビニルピロリドン、ｂ）Ｎ，Ｎ−ジアルキルアミノアルキルメタクリル酸、及びｃ）Ｎ，Ｎ−ジアルキルアミノアルキルメタクリル酸塩の共重合体であるカチオン性重合体の１種又は２種以上を配合する。 - 特許庁

A device 20 has a BIP-N(Bit Interleaved Parity-N) calculation value inserting block 21 and a device 30 has a BIP-N error checking side block 31 and an additional BIP-N error check side block 41 that are co-operated with each other.例文帳に追加

装置２０にＢＩＰ−Ｎ計算値挿入ブロック２１を有し、装置３０内に協働するＢＩＰ−Ｎ誤り検出側ブロック３１および追加ＢＩＰ−Ｎ誤り検出側ブロック４１を有する。 - 特許庁

The melanogenesis inhibitor or skin-brightening agent is such that N-caffeoyltryptamine and/or N-feruloyltryptamine represented by formula (1) (wherein, R is H or CH_3) is(are) used as active ingredient(s).例文帳に追加

以下の式（１）で示されるN-カフェオイルトリプタミンおよび/またはN-フェルロイルトリプタミンをメラニン生成阻害剤あるいは美白剤として使用する。 - 特許庁

The DC motor is equipped with an iron core which has n (n≥5) pieces of slots at the periphery and n pieces of coils which are made by winding lead wires in a pair of slots out of n pieces of slots.例文帳に追加

直流モータは、外周面にｎ（ｎ≧５）個のスロットを持つ鉄心と、ｎ個のスロットのうち一対のスロットに導線が巻回されて形成されたｎ個のコイルと、を備えている。 - 特許庁

On an n-GaAs substrate 21, an n-AlGaAs clad layer 22, an undoped AlGaAs optical guide layer 23, an undoped active layer 24, an undoped AlGaAs optical guide layer 25, a p-AlGaAs clad layer 25, and a p-GaAs cap layer 27 are in sequence laminated.例文帳に追加

n-GaAs基板21の上に、n-AlGaAsクラッド層22、アンドープAlGaAs光ガイド層23、アンドープ活性層24、アンドープAlGaAs光ガイド層25、p-AlGaAsクラッド層26、p-GaAsキャップ層27を順次積層する。 - 特許庁

The selection circuit 5 includes a period in which n pieces of row driving circuits are connected to n data lines one-to-one and a period in which each of n data lines is connected to two of n row driving circuits.例文帳に追加

そして、選択回路５がｎ個の列駆動回路をｎ本のデータ線に１対１に接続する期間と、ｎ本のデータ線の各々をｎ個の列駆動回路のうちの２つに接続する期間とを有する。 - 特許庁

In this case, the interval w_K-w_N-1 of each projection C_1-C_N is distributed irregularly in all rows in the range of 10-200 μm, and the tangent angles (α_k-β_k) of each projection C_1-C_N are distributed irregularly in the range of 40-70 degrees.例文帳に追加

この時、各凸部Ｃ_1〜Ｃ_Nの間隔ｗ_k〜ｗ_N-1は、１０〜２００μｍの範囲内で、配列全体に渡って不規則に分布し、各凸部Ｃ_1〜Ｃ_Nの接線角度（α_k、β_k）は、４０〜７０度の範囲内で不規則に分布している。 - 特許庁

In the case of extending data 1 in m-bit into data 2 in n-bit (n>m), data in lower-order (n-m) bits of the data 2 are made equal to data in higher-order (n-m) bits of the data 1.例文帳に追加

ｍビットのデータ１をｎビット（ｎ＞ｍ）のデータ２に拡張する際に、データ２の下位ｎ−ｍビットのデータをデータ１の上位ｎ−ｍビットのデータと同じにする。 - 特許庁

A nearby luminance information change of the pixel P(n) under consideration is judged and if predetermined conditions are satisfied, color difference information Cr'(n)and Cb'(n) of the pixel P(n) under consideration is replaced with the intermediate values of S103.例文帳に追加

注目画素Ｐ(ｎ)近傍輝度情報変化を判断し所定条件を満たせば注目画素Ｐ(ｎ)の色差情報Ｃｒ′(ｎ)Ｃｂ′(ｎ)をＳ１０３の中間値で置換る。 - 特許庁

At the time of forming an n--type drift area 1c and a p-type base region 2 and an n+-type source region 3, an n--type well layer 11 and a p-type base region 12 and an n+-type region 13 are also formed at the time same.例文帳に追加

ｎ^-型ドリフト領域１ｃ、ｐ型ベース領域２、及びｎ^+型ソース領域３の形成時に、ｎ^-型ウェル層１１、ｐ型ベース領域１２、及びｎ^+型領域１３も同時に形成する。 - 特許庁

Preferably, the gas introduction passages are provided on each of n-angular faces of a regular n-angular prism (n is an integer of 3 or more) and the gas sampling path is arranged on either face of the upper bottom face and the lower bottom face of the regular n-angular prism.例文帳に追加

正ｎ角柱（ｎは３以上の整数）のｎ角面のそれぞれにガス導入流路を設け、当該正ｎ角柱の上底面と下底面とのいずれかの面にガスサンプリング路を配置するのが好ましい。 - 特許庁

On the n-type layer B-N, the p-type substrate P-sub is present for prescribed thickness, and the p-type well region PWEL and an n-type well region NWEL are provided in equal depth.例文帳に追加

Ｎ型層Ｂ-N上にはＰ型基板Ｐ-subが所定厚さ存在し、Ｐ型のウェル領域ＰＷＥＬ、Ｎ型のウェル領域ＮＷＥＬが同等の深さで設けられる。 - 特許庁

Optical switches SWn (1≤n≤4) and distributed compensators DCn (1≤n≤4) are alternately disposed between the input terminal 1a and the output terminal 1b of the distributed compensation module 1.例文帳に追加

分散補償モジュール１の入力端１ａと出力端１ｂとの間に、各光スイッチＳＷ_n（１≦ｎ≦４）と各分散補償器ＤＣ_n（１≦ｎ≦４）とが交互に設けられている。 - 特許庁

The light emitted from the N×N coupler 19 is reflected by a reflector 20 and then the light is made incident on the N×N coupler 19 from both directions, so that 2×(N-1) light pulses in total are taken out.例文帳に追加

Ｎ×Ｎカップラ１９から出射される光をリフレクタ２０によって反射することにより、Ｎ×Ｎカップラ１９に双方向から光が入射されるため、合計で２×（Ｎ−１）個の光パルスが取り出される。 - 特許庁

An n-type buffer layer, an n-type clad layer, an active layer 38, a p-type clad layer and a p-type cap layer are sequentially laminated on an n-type substrate, and an (n) electrodes 44 is provided on a lower surface of the substrate.例文帳に追加

ｎ型基板上に、ｎ型バッファ層、ｎ型クラッド層、活性層３８、ｐ型クラッド層、及びｐ型キャップ層を順次積層し、基板の下面にｎ電極４４を設ける。 - 特許庁

In the flower display 30, for the portion of the exercise duration (N pieces), respective color ball notation parts 32 are displayed at the top end positions of display lines 31 corresponding to an N value in a size corresponding to a DIST(N) value and in a color corresponding to an Hbp(N) value.例文帳に追加

フラワ表示３０においては、運動継続時間分（Ｎ個）だけ、各色玉表記部３２が、Ｎ値に対応する表示ライン３１の先端位置に、ＤＩＳＴ（Ｎ）値に応じたサイズで、Ｈｂｐ（Ｎ）値に応じた色で、表示される。 - 特許庁

The optical demultiplexers of (2^n-1) pieces are arranged between the input terminals of 2^n pieces and the modulators of 2^n pieces to be able to generate 2^n branched light of a first to 2^n from 1 branched light as an input light.例文帳に追加

２^ｎ−１個の分波器は、２^ｎ個の入力端子と２^ｎ個の変調器との間に、入力光としての１分岐光から第１〜２^ｎの２^ｎ分岐光を生成可能に配置されている。 - 特許庁

A deep n+-type second drain layer 3 is formed on a region under an n+-type first drain layer 11 so that N--type drain layers 2A, 2B are not formed under the n+-type first drain layer 11.例文帳に追加

Ｎ＋型の第１ドレイン層１１の下にはＮ−型ドレイン層２Ａ，２Ｂが形成されないようにし、かつＮ＋型の第１ドレイン層１１の下の領域に深いＮ＋型の第２ドレイン層３を形成した。 - 特許庁

Power values P_1-P_n representing the effective power which is output by distributed power supplies A_1-A_n interconnected to a power system B are transmitted to a server D by each control circuit.例文帳に追加

電力系統Ｂに連系されている分散電源Ａ_1〜Ａ_nが出力する有効電力の電力値Ｐ_1〜Ｐ_nを各制御回路がサーバＤに送信する。 - 特許庁

The next two columns X_n+1 and X_n+2 are selected in Step ST4, and if the last column is reached in Step ST5, the routine is ended in Step ST6.例文帳に追加

そして、ステップＳＴ４で次の２列Ｘ_n+1、Ｘ_n+2に移行し、ステップＳＴ５で最後の列まで達したと判断するとステップＳＴ６で終了する。 - 特許庁

A storage circuit 48 stores the detection data D[m, n], which are obtained by the data acquiring section 52 for the light-receiving element E during no illumination, as dark-time data P[m, n].例文帳に追加

記憶回路４８は、非照明時の受光素子Ｅについてデータ取得部５２が取得した検出データＤ[m,n]を暗時データＰ[m,n]として記憶する。 - 特許庁

A difference between refractive indexes n_h and n_l(n_h>n_l) at a central wavelength λ for first and second polarized light which enter the optical element and whose polarization directions are different from each other is at least 0.1.例文帳に追加

該光学素子に入射する、偏光方向が互いに異なる第１の偏光及び第２の偏光に対する中心波長λでの第１の層の屈折率ｎ_ｈ，ｎ_ｌ（ｎ_ｈ＞ｎ_ｌ）の差は０.１以上である。 - 特許庁

Firewalls 23 are installed in servers SV-1 to n of authorized users and storage devices STR-1 to n, and a distributed firewall manager 27 is installed in an IP-SAN for their general management.例文帳に追加

正規ユーザのサーバSV-1〜nおよびストレージ装置STR-1〜nにファイアウォール２３を設置し、これらを統括管理するための分散ファイアウォール・マネージャ２７をIP-SAN内に設置する。 - 特許庁

An N-well 2 is formed on the surface of a P-type silicon substrate 1, and an N^+-diffusion area 3 (N-well potential control electrode) and P^+-diffusion area 4 (anode) are formed on the surface of the N-well.例文帳に追加

Ｐ型シリコン基板１の表面にＮウエル２を形成し、Ｎウエル２の表面にＮ^＋拡散領域３（Ｎウエル電位制御用電極）及びＰ^＋拡散領域４（アノード）を形成する。 - 特許庁

The P-N junction between the P well and a N+ region 118, 120 which is not covered by polysilicon and the P-N junction formed by the N well and a P+ region 124 are responsive to green or blue light.例文帳に追加

ＰウェルとＮ^+領域１１８、１２０の間の、多結晶シリコンで覆われていないＰＮ接合、およびＮウェルとＰ^+領域１２４によって形成されるＰＮ接合が、緑色光または青色光に反応する。 - 特許庁

An N^+-layer 2 is formed on the surface layer of an n-type silicon substrate 3, functioning as a drain region for discharging unwanted charges, and grooves 5 are formed in a forming region for a light-receiving part in the n-type silicon substrate wherein the N^+-layer is formed.例文帳に追加

不要電荷を排出するドレイン領域として機能するｎ型シリコン基板３の表層にＮ^＋層２を形成し、Ｎ^＋層が形成されたｎ型シリコン基板の受光部形成領域に溝部５を形成する。 - 特許庁

An Al/Ti/Pt/Au multiple metal layer 32, an AuSn solder layer 33, an Au/Ni/Al/Ti multiple metal layer 15, an n^+ contact layer (n^+-GaN) 14, and a drift part (n-GaN) 13 are formed on an n-type Si substrate 31.例文帳に追加

ｎ型Ｓｉ基板３１上に、Ａｌ／Ｔｉ／Ｐｔ／Ａｕ多重金属層３２、ＡｕＳｎはんだ層３３、Ａｕ／Ｎｉ／Ａｌ／Ｔｉ多重金属層１５、ｎ^+コンタクト層（ｎ^+−ＧａＮ）１４、ドリフト部（ｎ−ＧａＮ）１３が形成されている。 - 特許庁