「binary output」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To enable avoidance of influence of the fault of a conventional modulation encoder and to enable changes in the number of installing equal output voltage amplifiers and binary voltage amplifiers to be easily dealt with.例文帳に追加

従来の変調用エンコーダの故障による影響を回避でき、等出力電圧増幅器およびバイナリ電圧増幅器の設置数の変更に容易に対応できるようにする。 - 特許庁

The encoder circuit 24 converts a binary digital audio signal received at an input 26 into many singulary digital drive signals to be fed one by one each to each output transducer.例文帳に追加

エンコーダ回路（２４）は、入力（２６）で受信した２進デジタルオーディオ信号を、各出力トランスジューサに１づつ供給するために多数の単進デジタル駆動信号に変換する。 - 特許庁

A reader 2 analyzes a binary image of a read sheet to recognize the sheet identification ID and discriminates whether a mark sheet is marked and output the result to the computer 3 in such a case.例文帳に追加

読取装置２は、読み取ったシートの２値画像を解析し、シート識別ＩＤを認識し、マークシートの場合には、読取装置２にてマークの有無を認識しコンピュータ３に出力する。 - 特許庁

To provide a method for converting the resolution of a binary image by which image input/output devices with different resolutions can keep the size of a received image and suppress deterioration in the image quality.例文帳に追加

解像度の異なる画像入出力装置間において、入力画像の大きさを保ち、かつ画質の劣化を抑えることが可能な２値画像の解像度変換法を提供すること。 - 特許庁

The gradation decoder 21 converts the read multivalue image data to a resolution higher than that at a time of imagewise development to output the same to the printer engine as binary data through an engine I/F 8.例文帳に追加

階調デコーダ２１は、読み込んだ多値の画像データをイメージ展開時の解像度より高い解像度に変換し、２値データとしてエンジンＩ／Ｆ８を介してプリンタエンジン１０に出力する。 - 特許庁

To provide an image processing apparatus and an image processing method for applying color adjustment and density adjustment to a binary image including a dot structure while keeping the dot structure so as to allow an output unit to be able to output an image with high image quality.例文帳に追加

網点構造が含まれる二値画像に対して、その網点構造を保ったまま色調整や濃度調整を行って、高画質の画像を出力装置で出力可能な画像処理装置および画像処理方法を提供する。 - 特許庁

To perform accurate feedback control for removing the DC component of an inverter circuit by making the DC component of an output current detectable while making insulation through a photocoupler possible by converting the output from an inverter circuit into a binary signal.例文帳に追加

インバータ回路の出力を２値信号に変換してフォトカプラによる絶縁を可能としながらも出力電流の直流成分の多寡を検出可能としてインバータ回路の直流成分を除去するフィードバック制御を精度よく行う。 - 特許庁

Furthermore, when the analog input voltage Vin becomes lower than or equal with a reference voltage (-V2), a threshold voltage (-V1) is varied so as to invert output in a comparator 11b for each clock during fixed clocks by operating a binary voltage output circuit 13b.例文帳に追加

また、アナログ入力電圧Ｖｉｎが基準電圧（−Ｖ２）以下になると、二値電圧出力回路１３ｂの動作によって、コンパレータ１１ｂにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（−Ｖ１）が変化する。 - 特許庁

When an analog input voltage Vin becomes equal with or higher than a reference voltage (+V2), a threshold voltage (+V1) is varied so as to invert output in a comparator 11a for each clock during fixed clocks by operating a binary voltage output circuit 13a.例文帳に追加

アナログ入力電圧Ｖｉｎが基準電圧（＋Ｖ２）以上になると、二値電圧出力回路１３ａの動作によって、コンパレータ１１ａにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（＋Ｖ１）が変化する。 - 特許庁

It becomes possible to directly write out a result of multiple valued error diffusion processing and a binary valued result of the dither processing, without bit expansion for a memory area, by binarizing the output of the dither processing as 0 and the maximum output value of the error diffusion processing.例文帳に追加

ディザ処理の出力を０と誤差拡散処理の最大出力値の２値にする事で、一つの記憶領域に対して、多値化の誤差拡散処理結果と、２値化のディザ処理結果をビット拡張せずに直接書き出す事を可能にした。 - 特許庁

In this waveform shaping circuit, an output voltage waveform of the photocoupler PC1 reflecting an energizing voltage waveform of the branch wiring BL1 is shaped by utilizing charging and discharging operations of the capacitor C1, and an output signal of the reset circuit 16 output to a microcomputer 12 is converted into a binary signal corresponding to the switching operation.例文帳に追加

この波形整形回路は、分岐配線ＢＬ１の通電電圧波形が反映されるフォトカプラＰＣ１の出力電圧波形をコンデンサＣ１の充放電動作を利用して整形し、マイコン１２に出力するリセット回路１６の出力信号をスイッチ操作に応じた２値信号に変換する。 - 特許庁

A voltage comparator circuit compares a reference signal varied in a constant voltage range wider than that of a noise level, and the noise level to form binary signals by sampling, and the noise level is evaluated from the standard deviation of an output frequency of mixture of a high level and a low level over a sample count of binary signals.例文帳に追加

雑音レベルよりも大きな一定の電圧範囲において変化させられる基準信号と雑音レベルとを電圧比較回路により比較して２値信号をサンプリング形成し、２値信号のサンプル数に対するハイレベルとロウレベルとが混在する出力頻度の標準偏差から雑音レベルの評価を行う。 - 特許庁

A receiving section outputting a transmission data signal, while converting the level as a digital signal, through a transmission line is provided with a function for setting a binary threshold level at the receiver input, and a function for switching the binary threshold level by inputting the output signal from a carrier detection circuit 54 to a threshold level control circuit 59.例文帳に追加

伝送路を介して伝送データ信号をディジタル信号にレベル変換して出力する受信部に、レシーバ入力のしきい値を２値で設定可能なしきい値設定機能と、キャリア検出回路５４の出力信号をしきい値制御回路５９に入力して,２値のしきい値を切り換える機能とを備えた - 特許庁

The image processor is provided with a comparator 108 that detects error data caused when a gray level matrix replaces a multi-value error spread output value with an output binary dot pattern and stores the detected error to a storage error buffer 104 that stores error data by multi-value error spread.例文帳に追加

多値誤差拡散出力値を濃度マトリックスにより出力２値ドットパターンに置き換えた場合に発生する誤差データを検出する比較器１０８を設け、検出した誤差を、多値誤差拡散による誤差データを蓄積する蓄積誤差バッファ１０４に格納する。 - 特許庁

A control circuit 8 receives the output of the jitter detecting circuit 7, performs arithmetic processing by using a DSP, etc., and controls the identification voltage Vth 9 of the limiter amplifier 4 so that the jitter quantity (the output of the jitter detecting circuit 7) of the binary equalized data signal becomes minimum.例文帳に追加

制御回路８はジッタ検出回路７の出力を受けて、DSP などを用いて演算処理を行ない、２値化等化データ信号のジッタ量（ジッタ検出回路７の出力）が最小になるように、リミッタアンプ４の識別電圧Ｖth９を制御する。 - 特許庁

A selector 52 selects any corresponding output among 2k sets of correlation outputs as a correlation output of the sub block by using the sub block consisting of k-sets of binary symbols in an object PN series with respect to each of N sets of object PN series.例文帳に追加

ＰＮ同期のために、Ｎ個の候補ＰＮ系列の各々に対して、当該候補ＰＮ系列のｋ個の２値シンボルからなるサブブロックを用いて、選択器５２が、２^k個の相関出力のうちの該当する１つを当該サブブロックの相関出力として選択する。 - 特許庁

A mask circuit 8 masks an SRF signal 5 being a binary output from a comparator with a mask width narrower than a minimum width of the SRF signal 5 so as to control a width of a drive signal of a constant current source 6.例文帳に追加

マスク回路８によりコンパレータの２値化出力であるＳＲＦ信号５の最小幅よりも短いマスク幅で、このＳＲＦ信号５をマスクし、定電流源６の駆動信号幅を制御する。 - 特許庁

A reception circuit 10 comprises a plus side level decision circuit 31, a minus side level decision circuit 32 and a gate circuit U3, and an AMI signal is inputted, converted into a binary output signal and outputted.例文帳に追加

受信回路１０は、プラス側レベル判定回路３１と、マイナス側レベル判定回路３２と、ゲート回路Ｕ３とを備え、ＡＭＩ信号を入力し、２値の出力信号に変換して出力する。 - 特許庁

In this conversion processing, correspondence is changed between a low density region and a medium/high density region and a binary output image signal with 1200 dpi is obtained without losing the gradation of the 4-value intermediate input signal with 600 dpi.例文帳に追加

この変換処理を行うときに、低濃度域と中高濃度域で対応付けを変え、600dpi，４値の中間入力信号の階調性を損なわないように1200dpi，２値の出力画像信号を得る。 - 特許庁

After the driving of this system stops, the binary data for analyzing the factor of abnormality are read from the non-volatile memory 23, and the cause of abnormality of the DC/DC converter whose output voltage shows abnormality is analyzed.例文帳に追加

システムの駆動停止後に、不揮発性メモリ２３から異常原因を解析するため２値化データを読出し、出力電圧が異常を示したＤＣ／ＤＣコンバータの異常原因を解析する。 - 特許庁

Thus, a fluctuation width of a DC level of an analog input signal due to a filter circuit 7 can be reduced to decrease jitter in the SRF signal 5 from the binary output after passing through the comparator.例文帳に追加

これによって、フィルタ回路７によるアナログ入力信号のＤＣレベルの変動幅を小さくすることができ、コンパレータ通過後の２値化出力のＳＲＦ信号５のジッタを低減することができる。 - 特許庁

A quantizer 14 in the A/D converter 10 executing ΣΔ system A/D conversion quantizes the result of integral of input signals applied to the A/D converter 10 to output binary digital data.例文帳に追加

ΣΔ方式のＡＤ変換を行うＡＤ変換器１０における量子化器１４は、ＡＤ変換器１０への入力信号の積分結果を量子化して２値のデジタルデータを出力する。 - 特許庁

A 1st comparison means compares original image data outputted from a multi-gradation image data output means 10 with a random number generated by a random number generating means 31 and generates binary data.例文帳に追加

多階調画像データ出力手段１０から出力された原画像データは、乱数発生手段３１において発生させた乱数と、第１の比較手段において比較され、２値化される。 - 特許庁

To provide an image processor which optimizes read correction with an SDF and that with a press plate, independently of each other and can suitably reproduce an output image of a copy and the binary image of FAX.例文帳に追加

ＳＤＦでの読み取り補正の最適化と圧板での読み取り補正の最適化を独立に行い、コピーの出力画像も、ＦＡＸの２値画像も最適再現可能な画像処理装置を提供する。 - 特許庁

The image-processing unit has a discrimination section 21, that discriminates the type (color/gray scale/binary monochromatic original) of an original on the basis of the output of a contact sensor 15 and a control section 22 that controls read processing on the basis of the result of discrimination.例文帳に追加

コンタクトセンサ１５の出力に基づいて原稿の種別（カラー／グレースケール／２値モノクロ）を判定する判定部２１と、判定結果に基づいて読取処理を制御する制御部２２とを有する。 - 特許庁

The optical signal output from the optical modulator 104 is converted into an electric signal, which is converted into a binary digital signal by a comparator circuit 108 in the digital control automatic bias control circuit 100.例文帳に追加

光変調器１０４から出力された光信号を電気信号に変換し、ディジタル制御自動バイアス制御回路１００内のコンパレータ回路１０８で２値のディジタル信号に変換する。 - 特許庁

An entropy encoder 22 decomposes the quantization index received from the quantization circuit 20 into bit planes and applies binary arithmetic coding to the bit plane in the unit of bit plane to provide an output of a code stream.例文帳に追加

エントロピー符号化装置２２は、量子化装置２０から入力する量子化インデックスをビットプレーンに分解し、ビットプレーンを単位に２値化算術符号化を行ってコードストリームを出力する。 - 特許庁

A sent signal output terminal of the communication circuit has three states which are states of first and second voltages corresponding to the high level and low level of the binary signal and a state of high impedance.例文帳に追加

通信用回路の送信信号の出力端は、２値信号のハイレベルおよびローレベルに対応する第１および第２の電圧の状態と、高インピーダンスの状態との３つの状態を持つ。 - 特許庁

As a result, data outputted from the data correction means are again multi-value data, and a 2nd comparison means compares the multi- value data with a setting value of a threshold setting means 35 to provide an output of binary data again.例文帳に追加

この結果、データ補正手段から出力されるデータは再び多値データとなり、この多値データと閾値設定手段３５の設定値とを、第２の比較手段において比較し、再度２値化する。 - 特許庁

When the data word is adapted to the data word through a conductor 205, the output signals 110b, 110c become logical 1 to provide a binary address 0110.例文帳に追加

この場所のために符号化されたアドレス出力信号を適切に生成するために、符号化されたアドレスの各場所に関連するメモリの出力とメモリの積和回路機構は論理的に結合して使用される。 - 特許庁

A smoothing enlargement circuit 65 applies smoothing enlargement processing to data of the character and line drawing that are binary-processed by using a jaggy detection pattern and a magnified output pattern stored in a ROM 68.例文帳に追加

スムージング拡大回路６５は、ＲＯＭ６８に記憶されているジャギー検出パターンおよび拡大出力パターンを用いて、上記２値化された文字・線画部のデータに対してスムージング拡大処理を施す。 - 特許庁

Detection means 20a-20g, 21a-21e and 22a-22g which detect the presence of the slits 13 and 14 to output alternate binary codes are provided at positions corresponding to the slits 13 and 14.例文帳に追加

各スリット１３，１４に対応する位置に、各スリット１３，１４の有無を検出して交番２進符号を出力する検出手段２０ａ〜２０ｇ，２１ａ〜２１ｅ，２２ａ〜２２ｇ，２３ａ〜２３ｅを設ける。 - 特許庁

An inter-frame difference information counter circuit 600 counts the specified logic value of a binary output, obtained from the difference between the frame-delayed video signal and the input image signal for one-screen time and outputs a counted value.例文帳に追加

フレーム間差分情報計数回路６００は、フレーム遅延映像信号と、入力映像信号との差から得た２値化出力の所定論理値を１画面分計数した計数値を出力する。 - 特許庁

A phase comparator circuit (21) carries out phase comparison and amplitude detection by using the RF signal component remaining in the output signal of a subtractor (17) and a signal that is obtained by binary-coding the RF component included in an output signal of a first VGA (15) with a reference voltage (Vref).例文帳に追加

位相比較回路（２１）は、減算器（１７）の出力信号に残留するＲＦ信号成分と、第１のＶＧＡ（１５）の出力信号に含まれるＲＦ信号成分を基準電圧（Ｖｒｅｆ）で二値化した信号とで、位相比較および振幅検出を行う。 - 特許庁

A receiver 30 includes: an antenna 11; a mixer 14 for multiplying a receiving signal by a local oscillation signal; a wave detection circuit 20 for detecting the wave of an intermediate frequency signal and for output of a wave detection signal; and the comparison circuit 22 for comparing the wave detection signal with a reference voltage and for output of a binary signal.例文帳に追加

この受信機３０は、アンテナ１１、受信信号に局部発振信号を乗算する混合機１４、中間周波信号を検波して検波信号を出力する検波回路２０、検波信号と基準電圧とを比較して２値の信号を出力する比較回路２２とを備える。 - 特許庁

A dot threshold data rewriting part 28 reads dot threshold data corresponding to the output resolution of the print image generating device set by an output resolution setting part 24 out of a dot threshold data storage part 26 and rewrites them into dot threshold data corresponding to the output resolution of a proof image generating device 10, and then supplies them to a binary image data generation part 18.例文帳に追加

網点閾値データ書換部２８は、出力解像度設定部２４によって設定された印刷画像作成装置の出力解像度に対応する網点閾値データを網点閾値データ記憶部２６から読み出し、プルーフ画像作成装置１０の出力解像度に対応する網点閾値データに書き換えた後、２値画像データ作成部１８に供給する。 - 特許庁

Each comparator receives a copy of a duobinary-encoded analog signal applied to the converter and is designed to generate a binary output based on the comparison of the magnitude of the received signal with a corresponding threshold voltage.例文帳に追加

各比較器は、変換器に加えられたデュオバイナリ・エンコードされたアナログ信号のコピーを受信し、そしてこの受信信号の大きさと対応するしきい電圧との比較に基づいてバイナリ出力を作成する。 - 特許庁

The multiplexer circuit 303 multiplexes the scene descriptor SD including the ID number OD_ID converted into a binary format by the BIFS encoder 308, the object descriptor OD and the elementary stream ES and provides an output of the above result as a mupliplexed stream FS.例文帳に追加

多重化回路３０３は、BIFSエンコーダ３０８においてバイナリフォーマットに変換された、ID番号OD_IDが含まれるシーン記述子SDと、オブジェクト記述子ODと、エレメンタリストリームESとを多重化し、多重化ストリームFSとして出力する。 - 特許庁

Moreover, when the drawing picture element is not binary and some gradations can be expressed by picture elements, in noise addition this grades random numbers and graduation values properly prior to addition, and makes the output value a new graduation value.例文帳に追加

また、描画画素が２値ではなく幾つかの階調を画素で表現できるときには、ノイズ付加において乱数値と階調値に適宜重みつけをして加算し、その出力値を新たな階調値とする。 - 特許庁

Edge of reception data is detected by an edge detecting circuit 1, and the oscillated output of a fixed oscillator 2 is fetched into plural latches 4 composing shift registers 5 of plural steps, while dividing its frequency through a binary counter 3.例文帳に追加

エッジ検出回路１により受信データのエッジを検出するとともに、固定発振器２の発振出力をバイナリカウンタ３により分周して複数段のシフトレジスタ５を構成している複数のラッチ４に取り込む。 - 特許庁

The comparison operation of an input signal supplied from a signal source with a threshold level L is performed by a comparing part 13 so that the rectangular wave pulse (output pulse) of a binary logic is generated corresponding to the comparison result.例文帳に追加

信号源から供給される入力信号と閾値レベルＬとの比較演算を比較部１３において行うことで、その比較結果に対応して２値論理の矩形波パルス（出力パルス）を生成する。 - 特許庁

Thus, the offset of the output voltage of the operational amplifier 1a is quantized by a correction amount weighted in accordance with what number time of the latch at that time, and the quantized offset is stored as a binary logical signal in the control circuit 2a.例文帳に追加

このようにして、そのときのラッチが何回目であるかに応じて重み付けされた補正量でオペアンプ１ａの出力電圧のオフセットを量子化し、２値の論理信号として制御回路２ａ内に記憶する。 - 特許庁

The optical output of the light-emitting source 1 is modulated by a square-wave signal generated randomly in the accumulation period so that continuation periods of binary signal values become periods which are integral number of times the unit period, respectively.例文帳に追加

発光源１の光出力は、２値の信号値の継続期間がそれぞれ単位期間の整数倍の期間となるように蓄積期間において乱数的に発生させた方形波信号で変調される。 - 特許庁

To reduce the area of a mask ROM, by providing a mechanism which can output both binary logical values from one memory cell, according to the address region and enabling one memory block to be shared in two address region.例文帳に追加

１つのメモリセルからアドレス領域に応じて２値の両論理値が出力できる機構を設け、一つのメモリブロックが２つのアドレス領域で共有できるようにし、マスクＲＯＭの面積を低減すること。 - 特許庁

A reference pixel generating section 1 provides an output of a binary processing image obtained by scanning an original image as a surrounding pixel matrix S0 around a target pixel X based on a transfer clock C0 and a horizontal synchronizing signal H1.例文帳に追加

参照画素生成部１は、原画を走査して得られる２値化画像を、転送クロックＣ０及び水平同期信号Ｈ１に応じて、注目画素Ｘを中心とした周辺画素マトリクスＳ０として出力する。 - 特許庁