「buffer control」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

A second buffer circuit 2 outputs a prescribed logic signal and a read/write signal to control reading and writing of the data in a memory core 5 depending on the enable signal.例文帳に追加

第２のバッファ回路２は、イネーブル信号に応じて、所定のロジック信号及びメモリコア５のデータの読み出し及び書き込みを制御するリード−ライト信号を出力する。 - 特許庁

A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.例文帳に追加

直接リストア制御部１６２は、直接リストアコマンドに基づき、ラインバッファ１２１からメモリセルアレイ１１１に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁

A control device responds to a request for reading the data by continuously retrieving the data from recording media if a part of the data already exists in the cache buffer.例文帳に追加

データの一部が既にキャッシュ・バッファに存在する場合、制御装置が、読み出し要求に対し記憶媒体からの連続的なデータの検索により対処する。 - 特許庁

A header analysis section 101 detects program attribute information and output control information provided in a data block of each program received by an input buffer section.例文帳に追加

ヘッダ解析部１０１が入力バッファ部に入力される各番組のデータブロック中に設けられる番組属性情報や出力制御情報を検出する。 - 特許庁

When the control signal is input, an input/output buffer 30 stops outputting data to the terminal DQ from a memory cell 10 or outputs specific logic.例文帳に追加

入出力バッファ３０はこの制御信号が入力されると、メモリセル１０から端子ＤＱへのデータの出力を停止、又は特定の論理を出力する。 - 特許庁

To evade the overflow of data stored in a buffer inside a radio base station when a radio communication environment is deteriorated in data communication corresponding to QoS control.例文帳に追加

ＱｏＳ制御に対応したデータ通信において、無線通信環境が悪化した場合に、無線基地局内のバッファに記憶されるデータがオーバーフローすることを回避する。 - 特許庁

To provide an integrated circuit for system control, in which the output end of an output buffer is fixed at a desired logical level, when a reset signal is active without any pull-down resistor.例文帳に追加

プルダウン抵抗等無しに、リセット信号がアクティブのとき、出力バッファ出力端を所望論理レベルに固定するシステム制御用集積回路を提供する。 - 特許庁

The ATM cell is outputted to each port provided to each channel through switch control of the ATM core switch section 10 and transferred to a buffer section 35 by a selector 15.例文帳に追加

ＡＴＭコアスイッチ部１０のスイッチ制御によりＡＴＭセルは、回線毎に設けられた各ポートに出力され、セレクタ１５によりバッファ部３５に転送される。 - 特許庁

When the not transferred data become full in buffer, the means 22 stores a count value, and a CPU 19 and a carriage drive control part 21 store a reread start position.例文帳に追加

バッファフルが発生した時点で、間引きタイミング管理手段２２はカウント値を記憶し、ＣＰＵ１９とキャリッジ駆動制御部２１は再読み取り開始位置を記憶する。 - 特許庁

To add a drive capability assisting function, that is turned "on" on the basis of a received control signal in the operation of the output buffer circuit to drive the output, to a protective MOS transistor.例文帳に追加

保護ＭＯＳトランジスタに、出力バッファ回路の動作時に、入力された制御信号にもとづいて“ＯＮ”し、出力をドライブする駆動能力補助機能を付加する。 - 特許庁

To provide a fluctuation absorbing buffer control system in a network edge, which recognizes a frame delay time in a network so as to absorb fluctuations in response to the delay time.例文帳に追加

ネットワークにおけるフレーム遅延時間を認識し、遅延時間に応じて揺らぎを吸収可能としたネットワークエッジにおける揺らぎ吸収バッファ制御システムの提供。 - 特許庁

To prevent malfunction by properly recognizing the capacity of a buffer at a line-side control unit even if data and credit information become invalid by a fault and erroneous recognition occurs.例文帳に追加

障害によってデータ、クレジット情報の無効化、誤認識が発生しても、回線側制御部において適正にバッファの容量を認識し、誤動作を防止する。 - 特許庁

The Read controller 9 reads the speech data out of the ring buffer 5 at a speed corresponding to the designation of the speaking speed conversion control section 8 and outputs it to a D/A conversion section 10.例文帳に追加

Ｒｅａｄコントローラ９は話速変換制御部８の指示に応じた速度でリングバッファ５の音声データを読み出し、Ｄ／Ａ変換部１０へ出力する。 - 特許庁

When the writing and reading of data is ended, the indirect tables 410 are updated by indirect table updating parts 420A and B so that ring buffer control can be attained.例文帳に追加

データの書き込み、読み出しが終了したとき、間接テーブル更新部４２０Ａ，Ｂは、それぞれ間接テーブル４１０を更新することにより、リングバッファ制御を行うようにする。 - 特許庁

A buffer is provided in the optical signal control circuit 12, then a driving signal containing print data transmitted from the body side by the optical communication is temporally stored therein.例文帳に追加

光信号制御回路１２の内部には、バッファが設けられており、光通信で本体側から送られてきた印字データ等の駆動信号は、一時的にここに記憶される。 - 特許庁

Then, the shift circuit 24 shifts image data supplied from a write control part 22 to two buffer memories 25 and 26 just for the shift amount calculated by the shift amount calculating part 23.例文帳に追加

すると、シフト回路２４は、書き込み制御部２２から２つのバッファメモリ２５，２６に供給される画像データを、シフト量算出部２３で算出されたシフト量だけシフトする。 - 特許庁

To expand an adjustment range, control damping force directly, absorb a sudden input properly and reduce a consumed electric power, in a damping force adjustment type hydraulic buffer.例文帳に追加

減衰力調整式油圧緩衝器において、調整範囲を広くし、減衰力を直接制御し、急激な入力を適宜吸収し、かつ、消費電力を低減する。 - 特許庁

A spindle motor control board 10 is provided at the lower part of a tray 3 of the disk device via a buffer member, and a relay board 12 is provided to the lower part of the tray 3 at a different position.例文帳に追加

ディスク装置のトレイ３の下部に緩衝材を介してスピンドルモータ制御基板１０を設け、トレイ３の下部の異なる位置に中継基板１２を設ける。 - 特許庁

Only when the test results and expected value are uncoincident with each other, only corresponding test results are outputted to the outside by outputting the control signal to the corresponding tri-state buffer 23.例文帳に追加

テスト結果と期待値とが不一致の場合のみ、制御信号を対応するトライステートバッファ（２３）へ出力して、対応するテスト結果のみを外部へ出力する。 - 特許庁

An AV stream multiplexing control part 101 determines the addresses of data packets in a buffer by programs in multiplexing order and stores them in an output array data part 103.例文帳に追加

ＡＶストリーム多重化制御部１０１は、番組毎にそのデータパケットのバッファ上のアドレスを多重順に決定し、出力配列データ部１０３に格納する。 - 特許庁

The buffer amplifier 6a includes a drive power adjustment function of adjusting drive power in accordance with a drive power control signal input from the outside.例文帳に追加

バッファ増幅器６ａは、外部から入力される駆動力制御信号に応じて駆動力が調整される駆動力調整機能付きバッファ増幅器である。 - 特許庁

A control circuit 4 of a POS printer 3 stores data received from a host computer 2 in a receiver buffer 10 to analyze the data by a normal processing part 12.例文帳に追加

ＰＯＳプリンター３の制御回路４は、ホストコンピューター２から受信したデータを受信バッファー１０に格納して当該データを通常処理部１２によって解析させる。 - 特許庁

Based on a count result from each Priority extracting unit 9, a class determining unit 11 assigns a priority of QoS class to each Port 1 and notifies the result to a buffer control unit 10.例文帳に追加

クラス判定部１１は各Priority抽出部９から計数結果をもとに、各Port１に対してQoSクラスという優先度を割り当て、その結果をバッファ制御部１０へ通知する。 - 特許庁

A direct prefetch control unit 161 controls to directly read data in a segment unit from a memory cell array 111 to a line buffer 121 based on a direct prefetch command.例文帳に追加

直接プリフェッチ制御部１６１は、直接プリフェッチコマンドに基づき、メモリセルアレイ１１１からラインバッファ１２１まで直接にセグメント単位のデータを読み出す制御を行う。 - 特許庁

This printer is so constituted that a heat history FPGA 20 and a line buffer development block 30 operate under the control of a master CPU 10 as an FPGA and the printing output operation can be carried out at a high speed.例文帳に追加

熱履歴ＦＰＧＡ２０及び行バッファ展開ブロック３０は、マスタＣＰＵ１０の制御下で動作するＦＰＧＡとし、印字出力処理を高速化する。 - 特許庁

A USB control part 8 decides whether or not there is data in the buffer 9 by referring to a register 10 and controls data transfer with the PC 1 according to the result.例文帳に追加

ＵＳＢ制御部８は、レジスタ１０を参照してバッファ９内のデータの有無を判別し、その結果に基づいてＰＣ１との間のデータ転送を制御する。 - 特許庁

The relation between a rate control buffer occupancy amount Buf(n) and a gain G_Buf(n) is that the G_Buf(n) becomes a maximum value when the Buf(n) is a minimum valu of 0, and the G_Buf(n) becomes a minimum value of 0 when the Buf(n) is a maximum value.例文帳に追加

レート制御バッファ占有量Buf(n)とゲインG_Buf(n)との関係は、Buf(n)が最小値０のときG_Buf(n)は最大値、Buf(n)が最大値のときG_Buf(n)は最小値０となる。 - 特許庁

Capacity being the processing unit of the compression/expansion control part 108 is set to be one unit and the unit that only the capacity of a line buffer 113 permits is secured.例文帳に追加

このとき、圧縮／伸長制御部１０８の処理単位である容量を１単位とし、ラインバッファ１１３の容量が許容するだけの単位が確保される。 - 特許庁

A control part 23 controls the transmission buffer part 22 so as to keep the transmission interval of the packet for transmission signal to be transmitted to the radio channel longer than certain fixed time.例文帳に追加

制御部２３は無線回線へ送信する送信信号用パケットの送信間隔をある一定時間以上あけるように送信バッファ部２２を制御する。 - 特許庁

A level comparator 21 and a carrier counter 22 of a bias voltage control section 20 compare the level stored in the buffer memory 16 with a threshold, to count number of the level signals exceeding the threshold.例文帳に追加

バイアス電圧制御部２０のレベル比較器２１、キャリアカウンタ２２はバッファメモリ１５に記憶されたレベル信号と閾値を比較し、閾値以上の信号数をカウントする。 - 特許庁

A peak hold circuit is composed of an amplification circuit 1, a diode 2, a capacitor 3 for holding voltage, a buffer circuit 4, and a tail current control circuit 5.例文帳に追加

本発明のピークホールド回路は、増幅回路１と、ダイオード２と、電圧ホールド用容量３と、バッファ回路４と、テール電流制御回路５とを有して構成される。 - 特許庁

In the print buffer memory controller, data lines of I/F 1 comprising a Centronics I/F or a USB I/F are inputted to the data control circuit 3 of an ASIC 2.例文帳に追加

この印字用バッファメモリ制御装置は、セントロニクスＩ／ＦやＵＳＢＩ／ＦなどからなるＩ／Ｆ１のデータ線はＡＳＩＣ２のデータ制御回路３に入力される。 - 特許庁

A test mode control circuit 32 switches signal lines L0, L1 based on the discrimination signal SGX, and inputs memory address signals A0, A1 to an address buffer/register and a bank selecting circuit 12.例文帳に追加

テストモード制御回路３２は、判定信号SGXに基づいて信号線L0、L1を切り替えてメモリアドレス信号A0、A1をアドレスバッファ／レジスタ＆バンクセレクト回路１２に入力させる。 - 特許庁

The transitions in the plurality of signals can be aligned to a common position by adjusting a delay control setting for a buffer associated with each of the plurality of signals.例文帳に追加

複数の信号内の遷移は、複数の信号のそれぞれに関連するバッファの遅延制御設定を調整することによって共通の位置にアラインすることができる。 - 特許庁

In addition, when determining a code to determine buffer impedance from two candidate codes, the impedance control circuit determines a candidate code which results in a best impedance match property.例文帳に追加

また、インピーダンス制御回路はバッファインピーダンスを決定するコードを二つの候補コードより決定するとき、インピーダンスマッチの特性が優秀な候補コードに決定する。 - 特許庁

When a streaming reproduction processing is executed, a control part 21 stores successively HD streaming data 50 distributed from a DB server 4 in a buffer RAM 30.例文帳に追加

ストリーミング再生処理を実行すると、制御部２１は、ＤＢサーバ４から配信されるＨＤストリーミングデータ５０をバッファＲＡＭ３０に順次格納させていく。 - 特許庁

To prevent decrease of throughput caused by packet loss due to overflow of a buffer in a wireless communication terminal performing flow control by using TCP as a transport protocol.例文帳に追加

ＴＣＰをトランスポートプロトコルとしてフロー制御を行う無線通信端末装置において、バッファ溢れによるパケット損失に起因するスループット低下を防止する。 - 特許庁

To control the data transmission amount of data to be newly transmitted while estimating the state of a communication network, specifically a data amount accumulated in a queuing buffer with high accuracy.例文帳に追加

通信網の状態、具体的にはキューイングバッファに蓄積されたデータ量を高精度に推定しつつ、新たに送信するデータのデータ送信量を制御する。 - 特許庁

A capacitor clock signal ϕC1, which is formed by delaying the control clock signal ϕT1 for a prescribed time via the buffer circuit B1 is then inputted to the capacitor C1.例文帳に追加

制御クロック信号φＴ１をバッファ回路Ｂ１を介して所定時間遅延させて形成されるキャパシタクロック信号φＣ１がキャパシタＣ１に入力される。 - 特許庁

After the logic level of the CE* terminal is returned to H level and an output control signal BCON* becomes L level, the buffer 6 outputs the read data to a CPU bus 5.例文帳に追加

ＣＥ^* 端子の論理レベルがＨレベルに戻った後、出力制御信号ＢＣＯＮ^* がＬレベルになると、バッファ６はリードデータをＣＰＵバス５に出力する。 - 特許庁

The input data of the plurality of systems are written to a plurality of buffer memories 12 under the control of a WR counter 11 inputting frame synchronizing signals of the respective systems.例文帳に追加

複数の系の入力データを複数のバッファメモリ１２に、それぞれの系のフレーム同期信号を入力とするＷＲカウンタ１１の制御下で書き込む。 - 特許庁

A digital output buffer circuit block 53a is constituted of the two stages of CMOS inverters 55-1 and 55-2 and a control circuit or element 4 is constituted of a CMOS selector circuit.例文帳に追加

デジタル出力バッファ回路ブロック５３ａは２段のＣＭＯＳインバータ５５−１，５５−２で構成され、制御回路乃至素子４はＣＭＯＳセレクタ回路で構成される。 - 特許庁

To provide a method for designing a semiconductor integrated circuit capable of reducing power consumption in a functional macro test by providing a control circuit for a gated clock buffer (GCB).例文帳に追加

ゲーテッドクロックバッファ（ＧＣＢ）の制御回路を設けることにより、機能マクロ試験時の消費電力を削減できる半導体集積回路の設計方法を提供する。 - 特許庁

The control device of the AC-AC power converter converts a multi-phase AC voltage to a multi-phase AC voltage without having the energy buffer at the DC link.例文帳に追加

直流リンク部にエネルギーバッファを持たずに多相交流電圧を多相交流電圧に変換する交流−交流電力変換器の制御装置に関する。 - 特許庁

The data driver block DB includes a data driver DR, and a buffer circuit BF for buffering a driver control signal from the logic circuit block LB for outputting to the data driver DR.例文帳に追加

データドライバブロックＤＢはデータドライバＤＲと、ロジック回路ブロックＬＢからのドライバ制御信号をバッファリングしてデータドライバＤＲに出力するバッファ回路ＢＦを含む。 - 特許庁