「buffer control」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

Then, the microcomputer for the games subtracts the number specified by putout control signals from a reception total prize ball number storage buffer and stops the transmission of the putout REQ signals.例文帳に追加

すると、遊技用マイコンは、受信総賞球数格納バッファから払出制御信号で指定した数を減算し、払出ＲＥＱ信号の送信を停止する。 - 特許庁

A part regarded as the printer control code by the data analysis/extraction part 3 is ciphered by a ciphering part 4 and the ciphered part is sent to an output buffer 5.例文帳に追加

データ解析／抽出部３によりプリンタの制御コードとみなされた部分は暗号化部４により暗号化処理され、出力バッファ５に送られる。 - 特許庁

To facilitate each recording control of a plurality of recording modes and to enable efficient use of a buffer memory for expanding recording image data.例文帳に追加

複数の記録モードの各記録制御を容易に、かつ記録画像データを展開するバッファメモリを効率的に使用できる記録装置を提供する。 - 特許庁

An accumulation quantity extracting section 5 extracts the accumulated code quantity of each image from a compressed video stream and delivers the extracted code quantity to an image information buffer control section 8.例文帳に追加

累積符号量取り出し部５は圧縮映像ストリームから各ピクチャの累積符号量を取り出してピクチャ情報バッファ管理部８に渡す。 - 特許庁

An OTG (state) controller for performing state control of On-The-Go of USB (universal serial bus) is provided, and the pipe regions are secured in the packet buffer 100 in operating a host.例文帳に追加

ＵＳＢのＯｎ−Ｔｈｅ−Ｇｏのステート制御を行うＯＴＧ（ステート）コントローラを有し、ホスト動作時にパケットバッファ１００にパイプ領域を確保する。 - 特許庁

The value of the element current detected by the current- detecting resistance 24 is fed back to the applied voltage control circuit 21 via a buffer 28.例文帳に追加

電流検出用抵抗２４により検出される素子電流の検出値はバッファ２８を介して印加電圧制御回路２１に帰還される。 - 特許庁

Further, the buffer control unit acquires information (reproduction stop time information) associated with a maximum seek time from a combination of moving image streams selected by a user.例文帳に追加

さらに、ユーザによって選択された動画像ストリームの組み合わせから、最大シーク時間に関する情報（再生停止時間情報）も取得する。 - 特許庁

A control unit 109 controls the opening extent of the charge valve A153 based upon a value of the pressure in the buffer tank A152 measured by the manometer A155.例文帳に追加

制御部１０９は、圧力計Ａ１５５により計測されたバッファタンクＡ１５２内の圧力値をもとに、充填弁Ａ１５３の開度を制御する。 - 特許庁

The data stored in the data buffer 4 is read out by a correction computation part 5, and a sub-field coordinate under drawing is output to a test piece table control unit 14.例文帳に追加

バッファ４に格納されたデータは補正演算部５で読み出し試料台制御部１４へ現在描画中のサブフィールド座標を出力する。 - 特許庁

According to the permitted band, the band control means 12 holds the packet in a TCP data buffer section 22, when the packet is a TCP packet and divides a TCP session to perform band control, but performs band control by queueing, when the packet is not a TCP packet.例文帳に追加

帯域制御手段１２は許可帯域にしたがって、ＴＣＰパケットの場合にＴＣＰデータバッファ部２２へパケットを保持し、ＴＣＰセッションの分割を行って帯域制御を行い、他のパケットの場合にキューイングによって帯域制御を行う。 - 特許庁

When receiving the distribution amount control notification from the recorder 30 at a communication control unit 22, the hub 20 adjusts the accumulation amount of video data to be accumulated in a buffer 24 in accordance with the distribution amount control notification to lower the distribution rate of video data to the recorder 30.例文帳に追加

ハブ２０は、通信制御部２２にてレコーダ３０からの配信量制御通知を受けると、この配信量制御通知に応じてバッファ２４に蓄積する映像データの蓄積量を調整し、レコーダ３０への映像データの配信レートを下げる。 - 特許庁

The image processor sets the control data set in the first control register in the second control register in synchronization with a vertical synchronization signal, on condition that writing of the image data in the writing buffer in the plurality of the buffers is completed.例文帳に追加

複数のバッファーのうち書き込み用に指定された書き込み用バッファーに画像データの書き込みが終了したことを条件に、垂直同期信号に同期して、第１の制御レジスターに設定された制御データを第２の制御レジスターに設定する。 - 特許庁

The controller 10 latches N-channel control signals NCNT5-NCNT1 to change N-channel impedance control signals NCNTY5-NCNTY1 when N-channel transistors NTr5-NTr1 in the output buffer 30 with the impedance control turn off.例文帳に追加

また、インピーダンス・コントロール付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴ１を変化させる。 - 特許庁

To provide a printing control device for performing efficient printing control, by fully ensuring the processing operation of a CPU in particular, relating to a memory access control device for use in storing a plurality of pieces of color data into a memory via a line buffer.例文帳に追加

本発明は複数の色データをラインバッファを介してメモリに保存する際のメモリアクセス制御装置に関し、特にＣＰＵの処理動作を充分確保し、効率よい印刷制御を行なう印刷制御装置を提供するものである。 - 特許庁

It is possible to control from outside a shift registor 56 which outputs a delay control signal for a delay line, by a phase comparator 194 and an address buffer 192 for a test mode which takes in an external address as a control signal, in a test mode.例文帳に追加

テストモードにおいて、外部アドレスを制御信号として取り込むテストモード用アドレスバッファ１９２、位相比較器１９４によって、遅延ラインの遅延量制御制御信号を出力するシフトレジスタ５６を外部から制御可能とする。 - 特許庁

The instruction buffer stores a part of the data read by the control part which exceeds the bus width of the CPU 132, and when the CPU 132 executes the instruction reading cycle to the ROM 133 with the successive address next, the control part outputs the data retained by the instruction buffer to the data bus of the CPU 132.例文帳に追加

そして、命令用バッファは、制御部が読み出したデータをＣＰＵ１３２のバス幅を超えている分だけ格納し、制御部は、ＣＰＵ１３２が次回に連続するアドレスでＲＯＭ１３３に対する命令読み出しサイクルを実行すると、命令用バッファが保持しているデータをＣＰＵ１３２のデータバスに出力する。 - 特許庁

When the clearance measuring mechanism 40 detects that the buffer clearance L reaches a specified dimension or smaller, the ball screw device 26 is operated by control by a control device based on its signal, and the height position of the cylindrical pipe 38 is adjusted so that the buffer clearance L returns to a predetermined dimension range.例文帳に追加

クリアランス測定機構４０によりバッファクリアランスＬが規定寸法以下となったことが検出されたときには、その信号に基づいて制御装置による制御でボールねじ装置２６が動作し、バッファクリアランスＬが所定の寸法範囲に復帰するように円筒管３８の高さ位置が調整される。 - 特許庁

The scanning type display device control circuit includes a pin-pon-buffer, a data storage controller, a line scanning controller, a display buffer, and a scrambled-pulse width modulation (PWM) signal generator, wherein the display device control circuit can prevent a large amount of data from being transmitted repeatedly by using frame data cyclically and repeatedly.例文帳に追加

この走査型表示装置制御回路は、ピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、表示バッファと、スクランブルド・パルス幅変調（ＰＷＭ）信号生成器とを備え、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。 - 特許庁

A read/write control unit 73 makes read/write control so that an extraction target slot is written in a ring buffer 71 out of a plurality of slots in one frame which is a collection of a plurality of slots where the slot is a unit for error correcting coding, and the extraction target slot of the one frame which has been written in the ring buffer 71, is read within a unit time.例文帳に追加

読み書き制御部７３は、リングバッファ７１に、誤り訂正符号化の単位であるスロットの複数の集まりである１フレームの複数のスロットのうちの抽出対象スロットを書き込み、リングバッファ７１に書き込まれた１フレームの抽出対象スロットを、単位時間内で読み出す読み書き制御を行う。 - 特許庁

The device is provided with a latch circuit latching that the device is in a burst write operation state and a first buffer circuit taking in a first control signal while being synchronized with the synchronizing signal, the first control signal is the signal which commands the exit of the burst write operation, and is taken-in in the first buffer circuit to perform resetting of the latch circuit.例文帳に追加

バースト書き込み動作の状態にあることをラッチするラッチ回路と、第１制御信号を同期信号に同期して取り込む第１バッファ回路とを備えて、第１制御信号はバースト書き込み動作のイグジットを指令する信号であり、第１バッファ回路に取り込まれてラッチ回路をリセットする。 - 特許庁

As a result, when it is detected that the destination of access by the CPU 7 is, for example a system bus control circuit 9 other than the inside memory 1, a buffer control circuit 4 invalidates a buffer 8, and a bus arbitrating circuit 3 controls the access to the inside memory 1 by the DMAC 6 and the bus access by the CPU 7 to be executed simultaneously.例文帳に追加

その結果、ＣＰＵ７のアクセス先が内部メモリ１以外の例えばシステムバス制御回路９であることが検出されたとき、バッファ制御回路４はＢｕｆｆｅｒ８を無効にし、バス調停回路３は、ＤＭＡＣ６による内部メモリ１へのアクセスとＣＰＵ７のバスアクセスが同時に実行されるように制御する。 - 特許庁

This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.例文帳に追加

プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁

A coding section 12 codes each image region unit of a bit stream received by a stream input section 11 according to the control of a coding control section 16, stores picture data being a coding result to a first buffer 13, and stores a code amount and attached information by each image region unit to a second buffer 14 as the user data.例文帳に追加

符号化部１２は，符号化制御部１６の制御に従って，ストリーム入力部１１に入力されたビットストリームの各画像領域単位を符号化し，符号化結果のピクチャデータを第１バッファ１３に格納し，画像領域単位毎の符号量および付加的情報をユーザデータとして第２バッファ１４に格納する。 - 特許庁

The data receiving processing state in the receiving buffer 17 is measured by a receiving buffer processing state measurement part 21 to generate a measurement value Am for flow control, which is then stored in a measurement storage register 22 as a measurement value A, and transmitted from a measurement value transmission part 19 to a flow control part of a data device.例文帳に追加

この受信バッファ１７におけるデータ受信処理状況は、受信バッファ処理状況計測部２１により計測され、フロー制御のための計測値Ａｍが生成され、計測値格納レジスタ２２に計測値Ａとして格納され、計測値送信部１９からデータ装置装置のフロー制御部に送信される。 - 特許庁

Printing subject data received by the communication control part 12 in the power saving mode are stored in a buffer memory MEM so that the content of the buffer memory is transferred by a DMA 21 to the DMA transfer addressee on a RAM 15 set by the communication control part 12 at the time initialization of a memory controller 14 is finished.例文帳に追加

省電力モードにあるときに、通信制御部１２が受信した印刷対象データは、バッファメモリＭＥＭに格納され、メモリコントローラ１４の初期化が完了した段階で、通信制御部１２が設定されたＲＡＭ１５上のＤＭＡ転送先に対してバッファメモリＭＥＭの内容をＤＭＡ２１によって転送させる。 - 特許庁

A transmission frame emergency level detecting part 11 judges the level of emergency from inputted transmission data, and transfers the judged transmission frame to a normal buffer part 13 or an emergency buffer part 15 in the next stage, and notifies a normal control part 14 and an emergency control part 16 of the level of emergency of the transmission frame.例文帳に追加

送信フレーム緊急度検出部１１は入力された送信データから緊急度を判断し、判断した送信フレームを次段の通常バッファ部１３または緊急バッファ部１５に転送し、送信フレームの緊急度を通常制御部１４及び緊急制御部１６にそれぞれ通知する。 - 特許庁

The control circuit 18 calculates a value obtained by subtracting M from an encoding rate with respect to an image frame, outputs the value as an encoding rate to a code quantity control circuit 19, and also outputs the total sum SumM obtained by storing M during maximum delay time DS of the stream as the lower limit value of the buffer point of a virtual buffer.例文帳に追加

仮想バッファポイント制御回路１８は、画像フレームに対する符号化レートからＭだけ減らした値を計算して、符号化レートとして符号量制御回路１９に出力し、また、Ｍをストリームの最大遅延時間ＤＳの間蓄積した総和ＳｕｍＭを仮想バッファのバッファポイントの下限値として出力する。 - 特許庁

It is prevented that transfer data of full capacity or more is transferred to a buffer memory for recording by monitoring accumulation quantity of a buffer memory for recording in a recording device section side by a reproducing device section side and controlling (transfer speed control or stop control) a transfer output in accordance with its data accumulation quantity quantity (F115, F118, F120).例文帳に追加

再生装置部側が、記録装置部側での記録用バッファメモリの蓄積量を監視して、そのデータ蓄積量に応じて転送出力をコントロール（転送速度制御又は停止制御）を行うことで（Ｆ１１５，Ｆ１１８，Ｆ１２０）、記録用バッファメモリにフル容量以上の転送データが転送されることを回避する。 - 特許庁

The monitor 102 is provided with a reproduction control buffer 111 for storing contents data for a prescribed time, the contents reproducing apparatus 101 wirelessly transmits the contents data reproduced from a data storage means 103 to the monitor 102, stores the data to the reproduction control buffer 111 and reads and displays the data on an LCD 115.例文帳に追加

モニタ１０２にコンテンツデータを所定時間蓄積する再生制御用バッファ１１１を備え、再生機器１０１でデータ蓄積メディア１０３から再生されたコンテンツデータを無線によってモニタ１０２に伝送して再生制御用バッファ１１１に蓄積しつつ、読出して、ＬＣＤ１１５で表示させる。 - 特許庁

Buffer memories 3, 5 for a data signal from the STM1 signal to the VC3 signal are placed in parallel for configuring a sole stage, and the write control of the buffer memories 3, 5 is made, on the basis of a result of an AU(administrative unit) pointer processing, and read control is conducted according to the result of staff information processing in the VC3.例文帳に追加

ＳＴＭ１信号からＶＣ３信号に至るデ−タ信号用のバッファメモリ３，５を並列に配置して唯一１段とし、そのバッファメモリ３，５の書込み側制御をＡＵポインタ処理結果に基づいて行い、読出し側制御をＶＣ３内のスタッフ情報処理結果に基づいて行っている。 - 特許庁

The control part 11 records the log information in a temporary buffer 154 if the erasing flag 152 is on when the event of recording the log information has occurred, and copies the contents of the temporary buffer 154 in the flash memory during idling.例文帳に追加

また、制御部１１は、ログ情報の記録を行う事象が発生した場合に消去中フラグ１５２がオンであれば、一時バッファ１５４にログ情報を記録し、アイドル状態時に一時バッファ１５４の内容をフラッシュメモリ１２にコピーする。 - 特許庁

The second gas circulation control means composed of a check valve 21 which makes an insulation gas flow from the expansion chamber 13 side into the buffer room 6B side when a pressure of expansion chamber 13 is higher than that of a buffer room 6B is mounted on a stationary piston 7.例文帳に追加

膨張室１３の圧力がパッファ室６Ｂのそれより高いときに膨張室１３側からパッファ室６Ｂ側へ絶縁ガスを流す逆止弁２１からなる第２のガス流通制御手段が固定ピストン７に取り付けられる． - 特許庁

The image processing device is composed of a page buffer, an engine, a font cache memory for temporarily caching font images corresponding to character codes, a receiving buffer, a font ROM 11 and HDD 12 storing fonts, a character generation unit, a character management unit, and a control unit.例文帳に追加

ページバッファ、エンジン、文字コードに対応するフォントイメージを一時的にキャッシュするフォントキャッシュメモリ、受信バッファ、フォントが入っているフォントＲＯＭ１１及びＨＤＤ１２、文字生成部、文字管理部、制御部から構成される画像処理装置である。 - 特許庁

When there is a read request and data stored in the M-bit buffer are not less than n bits, control for outputting from the M-bit buffer to the external module is made, and the pointer is updated so that the remaining number of data becomes smaller by n bits.例文帳に追加

前記読み出し要求があり、Ｍビットバッファに格納されるデータがｎビット以上のとき、Ｍビットバッファから外部モジュールに対して出力する制御を行う共に、前記データの残量がｎビット少なくなるようにポインタを更新する。 - 特許庁

A frame synchronizer 10 is composed of a buffer memory 14 for sequentially storing an input image data stream supplied in synchronism with a first synchronizing signal and of a memory control part 15 for reading image data from the buffer memory 14 in synchronism with a second synchronizing signal.例文帳に追加

フレームシンクロナイザ１０は、第１の同期信号に同期して供給される入力映像データストリームを順次記憶するバッファメモリ１４と、第２の同期信号に同期してバッファメモリ１４から映像データを読み出すメモリ制御部１５とを有する。 - 特許庁

A start up completion notification detecting part 39 on the clock master side, in response to detecting this packet through a packet disassembling part 38, instructs the reception buffer clock control part 37 to clear a reception buffer part 30.例文帳に追加

クロックマスタ側のスタートアップ完了通知検出部３９は、クロックスレーブ側で受信バッファをクリアした事を検出した旨を示すパケットをパケット分解部３８を通じて検出すると、受信バッファ・クロック制御部３７に受信バッファ部３０のクリアを指示する。 - 特許庁

The output control part 110 adjusts the buffer storage amount of a buffer part of each hierarchy so as that it corresponds to the deviation in output time and controls timing for outputting the video signal and the sound signal to a decoding part of each hierarchy so that there will not be deviation the in output time.例文帳に追加

出力制御部１１０は、各階層のバッファ部のバッファ記憶量を上記出力時間のずれに対応するように調整し、出力時間のずれがないように各階層の復号部に出力するタイミングを制御する。 - 特許庁

The image processing system includes: an image processing apparatus 100 which is provided with a CPU 101, a display frame buffer 102, a display control part 103 and a display object image buffer 104; a camera 110, a display apparatus (1) 120; a display apparatus (2) 130; and a display apparatus (N) 140.例文帳に追加

１００は画像処理装置であり、１０１はＣＰＵ、１０２は表示フレームバッファ、１０３は表示制御部、１０４は表示対象画像バッファ、１１０はカメラ、１２０は表示装置１、１３０は表示装置２、１４０は表示装置Ｎである。 - 特許庁

This data transfer control system 10 includes a buffer controller 38 controlling access to a data buffer 40 and a transfer controller 12 controlling data transfer between a PC connected to a BUS1 and the logical units LUN1 and LUN2 connected to a BUS2.例文帳に追加

データ転送制御システム１０は、データバッファ４０へのアクセスを制御するバッファコントローラ３８と、ＢＵＳ１に接続されるＰＣとＢＵＳ２に接続されるロジカルユニットＬＵＮ１、ＬＵＮ２との間でのデータ転送を制御する転送コントローラ１２を含む。 - 特許庁

The access control part specifies the buffer area corresponding to the EN of the communication destination and the identification information of the socket by referring to the management information database and executes the processing program stored in the specified buffer area to make communication with the EN of the communication destination.例文帳に追加

アクセス制御部は、通信先のＥＮおよびソケットの識別情報に対応するバッファエリアを管理情報データベースを参照して特定し、特定したバッファエリアに格納された処理プログラムを実行して通信先のＥＮと通信を行う。 - 特許庁

The data writing circuit is provided with a buffer circuit including serially connected first and second output transistors and for outputting a write signal to write data in a memory cell, and a control circuit for controlling the buffer circuit.例文帳に追加

データ書き込み回路には、直列接続された第１出力トランジスタと第２出力トランジスタとを有し、メモリセルにデータを書き込むための書き込み信号を出力するバッファ回路と、このバッファ回路を制御する制御回路とが設けられている。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

A DMA control part 9 makes the DMA address of a reference line of a data buffer (storage means) 8 follow the DMA address of an encoding line or makes the DMA address of the reference line of the data buffer 8 follow the DMA address of a decoding line.例文帳に追加

ＤＭＡ制御部９が、データバッファ（記憶手段）８の参照ラインのＤＭＡアドレスを符号化ラインのＤＭＡアドレスに追従させたり、データバッファ８の参照ラインのＤＭＡアドレスを復号化ラインのＤＭＡアドレスに追従させたりする。 - 特許庁

Moreover, by adopting the segment side voltage V2 as a positive power source of a buffer circuit composed of an operational amplifier, it is possible to control an electric power loss of the buffer circuit 120 composed of the operational amplifier to (V2-V1)×(current consumed by a liquid crystal panel).例文帳に追加

また、オペンアンプで構成されるバッファ回路の正電源をセグメント側電圧のＶ２から採ることにより、このオペアンプで構成されるバッファ回路１２０の電力損失を（Ｖ２−Ｖ１）×（液晶パネルの消費電流）に抑えることができる。 - 特許庁

Further, the Sugoroku game control part 7311 advances the player piece for the number of the moving frames stored first among the numbers of the moving frames stored in the moving frame number buffer 743 and deletes the first number of the moving frames from the moving frame number buffer 743.例文帳に追加

更に双六ゲーム制御部７３１１は、移動マス数バッファ７４３に記憶されている移動マス数のうち、最先に記憶された移動マス数分プレーヤ駒を進め、当該最先の移動マス数を移動マス数バッファ７４３から削除する。 - 特許庁