「buffer control」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

When a command for recording a still image is received at an operation input section 25, a control section 26 selects a buffer memory 21 for storing image data corresponding to the motion picture displayed at a display section 16 among three buffer memories 21, and supplies an output select signal indicative of that buffer memory 21 to a selector 22.例文帳に追加

制御部２６は、操作入力部２５により静止画像の記録の指令が受け付けられたときに、表示部１６に表示されている動画像に対応する画像データを記憶するバッファメモリ２１を、３つのバッファメモリ２１の中から選択し、そのバッファメモリ２１を表す出力選択信号をセレクタ２２に供給する。 - 特許庁

Since a trace buffer control part 23 temporarily stores a trace packet generated by the trace information from the trace detection part 21 in a trace buffer 17 and a trace data output part 24 reads the trace information from the trace buffer 17 and supplies an emulator 13 with it, the emulator 13 stores the trace information in a trace memory 13a.例文帳に追加

トレースバッファ制御部２３は、トレース検出部２１からのトレース情報より生成されたトレースパケットをトレースバッファ１７に一時的に記憶し、トレースデータ出力部２４がトレースバッファ１７からトレース情報を読み出してエミュレータ１３に供給するので、エミュレータ１３がトレース情報をトレースメモリ１３ａに記憶する。 - 特許庁

In the oscillator 10 for outputting an output from an oscillation circuit 12 to a load circuit through output buffers (a previous stage output buffer 14 and output buffers 22), the oscillator 10 has a buffer control circuit 48 that can adjust a drive capability of the output buffers 22 in accordance with current caused to flow from the output buffer.例文帳に追加

発振回路１２からの出力を、出力バッファ（前段出力バッファ１４、出力バッファ２２）を介して負荷回路に出力する発振器１０であって、発振器１０は、出力バッファ２２の駆動能力を出力バッファから流れる電流に応じて調整可能なバッファ制御回路４８を有する。 - 特許庁

The buffer 11 has a storage part 111 for storing the buffer ID and the priority or the like, an interface part 112 for executing transmission and reception of information to/from the access control part 100, a determining part 113 for determining the buffer permitted to access, and a priority update part 114 or the like for updating to the low priority or the high priority.例文帳に追加

バッファ１１は、バッファのＩＤ、優先度などを記憶する記憶部１１１、アクセス制御部１００との間で情報の送出、受理を行うインタフェース部１１２、アクセス許可されたバッファを判定部１１３、低い優先度又は高い優先度に更新する優先度更新部１１４などを備えている。 - 特許庁

On the other hand, the controller 13 stores image data of an image to be printed in a video buffer 51, reads image data from the video buffer 51, supplies control information based on the read image data to the print engine 11, and releases the video buffer 51 when it receives a transfer completion notice from the print engine 11.例文帳に追加

一方、コントローラー１３は、印刷画像の画像データをビデオバッファー５１に格納し、ビデオバッファー５１から画像データを読み出し、読み出した画像データに基づく制御情報をプリントエンジン１１へ供給し、プリントエンジン１１から転写完了通知を受け付けると、そのビデオバッファー５１を解放する。 - 特許庁

The inspection support system includes an inspection result writing section 53 for writing the inspection results obtained during execution of a control program into an output buffer 56, a camera image output section 57 to read and output a camera image in an output buffer 56, and a measurement result output section 58 to read and output measurement results in the output buffer 56.例文帳に追加

制御プログラムの実行時に得られる検査結果を出力バッファ５６に書き込む検査結果書込み部５３と、出力バッファ５６内のカメラ画像を読み出して出力するカメラ画像出力部５７と、出力バッファ５６内の計測結果を読み出して出力する計測結果出力部５８により構成される。 - 特許庁

An input and output buffer control circuit 9 controls an external output controls in a usual mode so that the external output can be output if an identifying signal P for a fetch instruction is not active as well as the external output can not be output to an address buffer 11 and an input/output data buffer 12 if the identifying signal P for the fetch instruction is active.例文帳に追加

通常のモードでは、入出力バツファ制御回路９は、命令フェッチ認識信号Ｐがアクティブな時アドレス出力バツファ１１およびデータ入出力バツファ１２に対し外部出力をしないように、また命令フェッチ認識信号Ｐがアクティブでないときは出力できるように制御する。 - 特許庁

The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.例文帳に追加

非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁

The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.例文帳に追加

また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁

The packet transmitter-receiver includes data amount determination means 101 for determining whether or not data amount accumulated by a reception buffer section is within a predetermined range, and data amount control means 102 for controlling data amount accumulated by the reception buffer section and a transmission buffer section, based on a determination result of the data amount determination means 101.例文帳に追加

受信バッファ部が蓄積しているデータ量が所定の範囲内であるか否かを判定するデータ量判定手段１０１と、データ量判定手段１０１の判定結果に基づいて、受信バッファ部と送信バッファ部とが蓄積するデータ量を制御するデータ量制御手段１０２とを備えたことを特徴とする。 - 特許庁

A copy control section 14 accesses a packet buffer 13 based on a buffer address and a buffer length which are informed by a writing section 12 and picks up the IP address and the UDP port number of the packet, accesses a content identifier retrieval table 15 by using the information as a key, and finds the content identifier of a stream carried by the receiving packet.例文帳に追加

コピー制御部１４は、書込処理部１２から通知されたバッファ番地、バッファ長を元にパケットバッファ１３へアクセスし、当該パケットのIPアドレスとUDPポート番号を取り出すとともに、該情報をキーとしてコンテンツ識別子検索テーブル１５にアクセスし、受信パケットの運ぶストリームのコンテンツ識別子を求める。 - 特許庁

The vector arithmetic unit includes: an arithmetic part having a register; an arithmetic unit for performing a vector arithmetic operation by using the data of the register; and a data buffer for storing arithmetic result data; and an arithmetic control part having an instruction issuing part for issuing a vector arithmetic instruction to the arithmetic part and a data buffer management part for storing data buffer management information.例文帳に追加

ベクトル演算装置は、レジスタ、レジスタのデータを用いベクトル演算する演算器、及び演算結果データを格納可能なデータバッファを備える演算部と、演算部へベクトル演算命令を発する命令発行部及びデータバッファ管理情報を保持するデータバッファ管理部を備える演算制御部とを具備する。 - 特許庁

In the semiconductor storage device for reading the multivalued data in the time division, by arranging multiple control signal lines for controlling the timing at which an output buffer circuit operates, the noise can be reduced by shifting operating timing of output buffer circuits and reducing the number of the output buffer circuits operating simultaneously.例文帳に追加

多値データを時分割に読み出す半導体記憶装置において、出力バッファ回路の動作するタイミングを制御する制御信号線を複数設けることにより、出力バッファ回路の動作するタイミングをずらし、同時に動作する出力バッファ回路の数を減らすことにより、ノイズを低減させることができる。 - 特許庁

Respective delay sections D have the identical configuration, and each delay section includes a delay buffer I for outputting a signal resulting from delaying an input signal by a delay time, corresponding to the control voltage VC and a shaping buffer J for shaping the output of the delay buffer I into a rectangular wave having an amplitude of a power source voltage and outputting the shaped output.例文帳に追加

各遅延部Ｄは互いに同一の構成を有し、入力された信号に対して制御電圧ＶＣに応じた遅延時間だけ遅延した信号を出力する遅延バッファＩと、遅延バッファＩの出力を電源電圧の振幅を有する矩形波に整形して出力する整形バッファＪとを含む。 - 特許庁

A video buffer control part 113 controls a video stream buffer 112 to supply a video stream from data preceding to leading data of the start code just for the predetermined number of bits to a start code detecting part 101 according to a read control signal RPcnt based on an end notice of variable length decoding processing from a decoding processing control part 102.例文帳に追加

ビデオバッファ制御部１１３は、復号処理制御部１０２からの可変長復号処理の終了通知に基づく読出制御信号ＲＰｃｎｔにより、スタートコードの先頭データよりも所定のビット数だけ手前のデータからのビデオストリームを、スタートコード検出部１０１に対して供給するように、ビデオストリームバッファ１１２を制御する。 - 特許庁

A system program executes, as an execution preparation processing of a control operation of a PLC, a processing for generating a reception buffer to store received input data in storage means and a processing for generating, for each of input data referred to by a control program, an input synchronization buffer made into the reference destination of the input data by the control program in the storage means.例文帳に追加

システムプログラムは、ＰＬＣの制御動作の実行準備処理として、受信された入力データを格納する受信バッファを記憶手段内に生成する処理と、制御プログラムから参照される入力データごとに、その制御プログラムが入力データの参照先とする入力同期バッファを記憶手段内に生成する処理とを実行させる。 - 特許庁

In a receiving side device, a received control packet received from a transmitting side device is stored in a buffer means 102 and when the transmission of a control packet is stopped for updating software or the like in the transmitting side device, the control packet stored in the buffer means 102 is transferred to a STP processing unit 107 that reconstructs a topology, in a fixed periods.例文帳に追加

受信側装置において、送信側装置から受信した制御パケットをバッファ手段１０２に格納し、送信側装置におけるソフトウェアの更新等のために制御パケットの送信が停止したとき、バッファ手段１０２に格納された制御パケットを、トポロジーの再構築を行うＳＴＰの処理部１０７に一定周期で転送する。 - 特許庁

The one to multi medium common share type communication system to realize the time slot assignment control method consists of terminal side devices 800-830 provided with a buffer 801, a Queue length notice function 802, and an output control function 803 and of a network side device 840 provided with a required buffer quantity reduction type time slot assignment control function 141.例文帳に追加

本発明のタイムスロット割当制御方法を実現する一対多媒体共有型通信システムは、バッファ８０１とＱｕｅｕｅ長通知機能８０２と出力制御機能８０３を備える端末側装置８００〜８３０と所要バッファ量削減型タイムスロット割当制御機能１４１を備える網側装置８４０から構成される。 - 特許庁

When receiving the prize ball BUSY signal, the game control means carries out the processing of subtracting the number designated by the prize ball control signal from the contents of a total prize ball buffer for memorizing the number of the prize balls to be put out and then outputs the subsequent prize ball control signal when the number of the prize balls yet to be put out is memorized in the total prize balls buffer.例文帳に追加

遊技制御手段は、賞球ＢＵＳＹ信号を受信すると、賞球払出数を記憶する総賞球数バッファの内容から、賞球制御信号で指定した数を減算する処理を行った後に、総賞球数バッファに未払出の賞球数が記憶されていたときには、次の賞球制御信号を出力する。 - 特許庁

Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.例文帳に追加

また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁

A two-way buffer 42 connected to the end part on the side of the intermediate wiring part 33 of the wiring part 32 positioned between the wiring part 31 and intermediate wiring part 33 is controlled with the control signal generated by ORing the control signal 11a supplied to the two-way buffer 51 and the control signal 11a supplied to the two-way buffer 51.例文帳に追加

上記一端の配線部分31と中間の配線部分33との間に位置する配線部分32の中間の配線部分33側の端部に接続された双方向バッファ52は、該配線部分32に接続されたトライステートバッファ12に供給される制御信号12aと、該配線部分32の上記一端側の端部に接続された双方向バッファ51に供給される制御信号11aとの論理和を取ることにより得られる制御信号により、制御される。 - 特許庁

When temporary stop is commanded during normal playback, a control part 10 controls a playback control part 16 to make the playback control part 16 temporarily stop the playback, and controls a video recording control part 13 to make the video recording control part 13 start to store (start video recording for time-shift playback) program data of a scene to be subsequently played back in a buffer 15.例文帳に追加

制御部１０は、通常再生中にその一時停止が指令されると、再生制御部１６を制御して、その再生を一時停止させるとともに、録画制御部１３を制御して、それ以降に再生されるべき場面の番組データの、バッファ１５への記憶を開始させる（追っかけ再生用の録画を開始させる）。 - 特許庁

The engine control command string transmitted to the printer 2 is stored in an engine control instruction buffer 8, an image is formed by the image data stored in a frame memory 7 as managing executing time of the printer engine 4 by an engine control instruction scheduler 9 by the engine control command string and printed on a sheet of recording paper.例文帳に追加

プリンタ装置２に送られたエンジン制御コマンド列をエンジン制御命令バッファ８に保存し、エンジン制御コマンド列によりエンジン制御命令スケジューラ９でプリンタエンジン４の実行時間管理をしながらフレームメモリ７に保存された画像データにより作像して記録紙に印刷する。 - 特許庁

Image information stored in a storage medium 12 is read with a frequency predetermined by a medium control part 11, after it is stored in a buffer 11A, transmitted to a display control part 15 via a DMA control part 10, a display DMA control aprt 14 and displayed on a display 16.例文帳に追加

記憶媒体１２に記憶された画像情報は、媒体制御部１１によって予め定められた周波数で読み出され、バッファ１１Ａに記憶された後、ＤＭＡ制御部１０、表示ＤＭＡ制御部１４を介して表示制御部１５に送られて表示装置１６に表示される。 - 特許庁

The overlapping device 30 comprises: a buffer which temporarily stores a control request for the control terminal device 22 connected with the management device 40 at the lower hierarchical layer; and a judgment control part which instructs to perform the control requests respectively stored in the buffers of the overlapping device 30 and the management device 40.例文帳に追加

重畳装置３０は、下位階層の管理装置４０に接続された制御端末器２２への制御要求を一時的に保持するバッファと、重畳装置３０および管理装置４０のバッファにそれぞれ保存した制御要求の実行を指示する判断制御部を備える。 - 特許庁

The CPU 56 of a main board 31 transmits effect control command data to a total effect board 90 via an output port 571 and an output buffer circuit 63, the effect control command data being needed for directing the effects of a game.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

The control unit 50 is provided with a gm amplifier 1, a control circuit 2, a buffer 3, a triangular wave generating circuit 4, a comparator 5, a driver 6, a capacitor C1, a switching terminal Plx, and a feedback terminal Pfb.例文帳に追加

制御部５０には、ｇｍアンプ１、制御回路２、バッファ３、三角波発生回路４、コンパレータ５、ドライバ６、コンデンサＣ１、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。 - 特許庁

When the various control parts are connected to the main control part in a bus method, an external device is not directly connected to a CPU bus, and they are interconnected through a local bus reinforced in transmission capacity by a buffer 1d.例文帳に追加

各種制御部と主制御部をバス方式で接続する場合、外部デバイスはＣＰＵバスと直接接続せずバッファ１ｄによって伝送能力を強化したローカルバスによって接続する。 - 特許庁

After communication recovers, when the buffer management section 20 discriminates that the data quantity of the received video contents is the threshold value or cover, the CODEC control section 9 gives the control signal to the decoding section 6 to restart the timer 18.例文帳に追加

通信の回復後、受信した映像コンテンツのデータがしきい値以上であるとバッファ管理部２０が判断すると、コーデック制御処理部９が制御信号を発してタイマ１８を再起動させる。 - 特許庁

The data read rates of the buffer memories 25, 26 are equal to those by a CLV(constant liner velocity) control based on the central carrier frequency of the absolute address recorded on a disk 1 according to the CLV control system.例文帳に追加

バッファメモリ２５・２６のデータ読出し速度は、ＣＬＶ制御方式でディスク１に記録された絶対アドレスのキャリア中心周波数に基づいて、ＣＬＶ制御によるデータ読出し速度に等しくされる。 - 特許庁

A buffer 31 follows write control by a write control section 32 to successively store a PLP to be inputted, and a read rate operation section 33 computes a TS rate based on the PLP to be inputted.例文帳に追加

バッファ３１は、書き込み制御部３２による書き込み制御にしたがって、入力されるPLPを順次蓄積し、読み出しレート演算部３３は、入力されるPLPに基づいて、TSレートを演算する。 - 特許庁

A management control section 14d reads cells by taking not only scheduling but also priority of a connection queue from which the cells are read into account under this control in the case of reading the cells from FIFO memories 1-n of a buffer section 14b in the unit of connection queue.例文帳に追加

この制御により、バッファ部14bのFIFOメモリ1からnからコネクションキュー単位に読み出す際に管理制御部14dでスケジューリングだけでなく、読み出すコネクションキューの優先度も考慮してセルを読み出す。 - 特許庁

The destination of forwarding from a TAG control circuit 153 is controlled by the discrimination circuit 155, and the TAG control circuit 153 issues an index, registration, invalidation, and coherent request of a TAG memory 151 and the TAG swap buffer 152.例文帳に追加

ＴＡＧ制御回路１５３は判定回路１５５によって転送先が制御され、ＴＡＧメモリ１５１及びＴＡＧスワップバッファ１５２の索引、登録、無効化及びコヒーレントリクエストを発行する。 - 特許庁

The applications corresponding to the control messages used by the applications are instructed to acquire the control messages from the buffer areas 4e and 4f inside the RAM (a message acquiring instruction means).例文帳に追加

上記の制御用メッセージを使用する対応するアプリケーションには、当該制御用メッセージをＲＡＭ内バッファ領域４ｅ，４ｆから取得することが指令される（メッセージ取得指令手段）。 - 特許庁

A printing data control part 11 receives the data storage address of the printing data from a priority control part 14, takes out the printing data from a reception buffer 13 and sends them out to an editing part 16.例文帳に追加

印刷データ制御部１１は、優先順位制御部１４から印刷データのデータ格納アドレスを受け取り、受信バッファ１３から該当印刷データを取り出して編集部１６に送出する。 - 特許庁

The transmission time calculation part 2 sends a data transmission request to a buffer control part 5 when an interval control signal sent by an interval counter 4 having counted cell intervals of the VC level is enabled.例文帳に追加

送出時刻計算部２は、ＶＣレベルのセル間隔をカウントした間隔カウンタ４が送出する間隔制御信号がイネーブルのとき、バッファ制御部５に対してデータ送信要求を行う。 - 特許庁

The pulse signal Pd0 outputted from a system control circuit 35 to control a light emitting element (LD) is once given to the LD buffer circuit provide in the CCD drive circuit 30.例文帳に追加

システムコントロール回路３５から発光素子（ＬＤ）を制御するために出力されるパルス信号Ｐｄ０を一旦ＣＣＤ駆動回路３０内に設けられたＬＤバッファ回路に入力する。 - 特許庁

Also, control buses L1 to L3 are provided with buffer circuits 71, 72 and 73, respectively, and signal driving capability is switched by switching control circuits 81, 82 and 83.例文帳に追加

また、各コントロールバスＬ１〜Ｌ３には、それぞれバッファ回路７１、７２、７３が設けられ、切替制御回路８１、８２、８３によって信号駆動能力を切り替えることが出来るようになっている。 - 特許庁

A transport layer 403 reports the remaining size of a reception buffer of a receiver side device to a power supply control section 405 and a session layer/application layer 404 reports the data transfer rate to the power supply control section 405.例文帳に追加

トランスポート層４０３は受信側デバイスの受信バッファの残りサイズを電源制御部４０５に報告し、セッション層／アプリケーション層４０４は電源制御部４０５にデータ転送レートを報告する。 - 特許庁

In the general presentation substrate 90, a presentation control command from the main substrate 31 is inputted through an input buffer 88 and an input port 98 to the CPU 89 for presentation control.例文帳に追加

総合演出基板９０において、主基板３１からの演出制御コマンドは、入力バッファ８８および入力ポート９８を介して演出制御用ＣＰＵ８９に入力される。 - 特許庁

The control section 105, based on the calculated wait time, writes digital voice data to an address of the reproduction buffer 101 that is corrected from a reception section 100 to apply fluctuation correction control by waiting an optimum reproduction wait time.例文帳に追加

この値から１０５は、受信部１００から再生バッファ１０１の補正された位置へディジタル音声データを書き込み、最適な再生待ち時間を待つことでゆらぎ補正制御をする。 - 特許庁

The memory control unit 120 changes the access control on the delay buffer regions, in accordance with a processing load onto the video signal VIDEO 1 and that onto the video signal VIDEO 3.例文帳に追加

メモリー制御部１２０は、映像信号ＶＩＤＥＯ１に対する処理負荷及び映像信号ＶＩＤＥＯ３に対する処理負荷に応じて、遅延バッファー領域に対するアクセス制御を変更する。 - 特許庁

To provide a high-performance inexpensive memory control circuit capable of surely improving the memory band width without reducing the effective band width and without increasing a data buffer inside the memory control circuit.例文帳に追加

実効バンド幅を低下させることがなく、かつメモリ制御回路内部のデータバッファを増加させることなく確実にメモリバンド幅を向上させ、高性能、安価となるメモリ制御回路を提供する。 - 特許庁

The Q output signal of the flip flop 602 and a control signal SCO are inputted to an AND gate circuit 603, and the gate output signal is inputted to the control terminal of the three state buffer 303.例文帳に追加

フリップ・フロップ６０２のＱ出力信号とコントロール信号ＳＣＯとをＡＮＤゲート回路６０３に入力し、そのゲート出力信号をスリーステート・バッファ３０３のコントロール端子に入力する。 - 特許庁

A scheduler 10 reads and transmits the multicast packet converted into the unicast packets from each unicast queue of the packet buffer 30, by means of band control or class priority control with respect to normal unicast packets.例文帳に追加

スケジューラ１０はパケットバッファ３０の各ユニキャストキューから、ユニキャストパケット化されたマルチキャストパケットを、通常のユニキャストパケットに対する帯域制御又はクラス優先制御により読出して送出する。 - 特許庁