「buffer control」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The liquid crystal display device drive circuit includes first and second buffer circuits, first to fourth switches, and a control signal generation circuit.例文帳に追加

液晶表示装置駆動回路は、第１および第２バッファ回路と第１から第４のスイッチと制御信号生成回路とを具備する。 - 特許庁

Command data from a main control part is sent to a CPU via a connector 164a, a data buffer IC 164b a VDP 165 and the like.例文帳に追加

主制御部１４０からのコマンドデータはコネクタ１６４ａ、データバッファＩＣ１６４ｂ、ＶＤＰ１６５等を経てＣＰＵ１６１に送られる。 - 特許庁

A main control CPU stores a chosen variation pattern specification command and special pattern specification command in a performance controlling transmission buffer.例文帳に追加

主制御用ＣＰＵは、決定した変動パターン指定コマンド及び特別図柄指定コマンドを演出制御用送信バッファに記憶する。 - 特許庁

The detection and control of the HDMI buffer chip is provided directly by the HDMI receiver/transmitter circuit.例文帳に追加

一実施形態では、ＨＤＭＩバッファチップの検出及び制御は、直接にＨＤＭＩ受信機／送信機回路によってもたらされる。 - 特許庁

The data control means 3 accumulates temporarily the measured data in the buffer area 6 to be recorded finally into the data recording means 4.例文帳に追加

データ制御手段３は、計測データをバッファ領域６に一時的に蓄えてから、最終的にデータ記録手段４に記録する。 - 特許庁

The control section 16 performs display processing of a background image stored in the buffer memory 14 together with display processing of the operation menu.例文帳に追加

制御部１６は、操作用画面の表示処理と共に、バッファメモリ１４に格納された背景画像の表示処理を実行する。 - 特許庁

To provide a coding apparatus capable of properly performing code amount control by using a quantization scale on the basis of a virtual buffer occupied capacity.例文帳に追加

仮想バッファ占有量に基づいた量子化スケールにより、符号量制御を適切に実行できる符号化装置を提供する。 - 特許庁

Command data from a main control part are fed to a CPU via a connector 164a, a data buffer IC 164b, a VDP 165, and the like.例文帳に追加

主制御部１４０からのコマンドデータはコネクタ１６４ａ、データバッファＩＣ１６４ｂ、ＶＤＰ１６５等を経てＣＰＵ１６１に送られる。 - 特許庁

To exhibit rigidity to static force in a vibration-control mechanism having a hydraulic buffer between an upper beam and a lower beam of a dwelling house.例文帳に追加

住宅の上梁と下梁の間に油圧緩衝器を設けた制振機構において、静的な力に対しても剛性を発揮する。 - 特許庁

When the interruption is detected, the buffer control circuit 135 executes the switching to the other system, and the normal system clock 132 is outputted.例文帳に追加

断が検出されたときにはバッファ制御回路１３５が他系への切り替えを行わせ、正常なシステムクロック１３２を出力させる。 - 特許庁

In this case, since a confirmation response can not be obtained, the control part 110 transmits packets for retransmission in the retransmission buffer area 163.例文帳に追加

この場合、確認応答が得られないので、制御部１１０は、再送バッファ領域１６３の再送用パケットの送信をおこなう。 - 特許庁

The sleep control part generates sleep information which indicates a time period to retain a power source in a sleep state when the buffer full signal is generated.例文帳に追加

スリープ制御部は、バッファフル信号が生成された場合、電源をスリープ状態にし続ける時間を示すスリープ情報を生成する。 - 特許庁

The reading-out control unit 5 reads out the information stored in the order guarantee buffer 3 in the order defined by the order information.例文帳に追加

読出制御部５は、順序保証バッファ３に蓄積された情報を、順序情報により定められる順序にしたがって読出す。 - 特許庁

The ATM system has a header conversion section 20, an operation and maintenance OAM function section 21, a user parameter control UPC function section 22 and a cell buffer section 23 laid out in parallel.例文帳に追加

ＡＴＭ装置は、ヘッダ変換部２０とＯＡＭ機能部２１とＵＰＣ機能部２２とセルバッファ部２３とを並列に配置する。 - 特許庁

An information processor 1 includes: an instruction fetch part 11; an instruction buffer 12; an instruction execution part 13; and an instruction fetch control part 18.例文帳に追加

情報処理装置１は、命令フェッチ部１１、命令バッファ１２、命令実行部１３、及び命令フェッチ制御部１８を有する。 - 特許庁

A control circuit 4 controls data writing and reading according to the read/write signal outputted by the second buffer circuit 2.例文帳に追加

コントロール回路４は、第２のバッファ回路２から出力されるリード−ライト信号によって、データの読み出し及び書き込みを制御する。 - 特許庁

The image data compressor 10 includes: a quantization section 20; an FIFO buffer section 30; an encoded data generating section 40; and a rate control section 50.例文帳に追加

画像データ圧縮装置１０は、量子化部２０、ＦＩＦＯバッファ部３０、符号化データ生成部４０、レートコントロール部５０を含む。 - 特許庁

Cornmand data from a main control part is sent to a CPU via a connector 164a, a data buffer IC 164b, a VDP 165 and the like.例文帳に追加

主制御部１４０からのコマンドデータはコネクタ１６４ａ、データバッファＩＣ１６４ｂ、ＶＤＰ１６５等を経てＣＰＵ１６１に送られる。 - 特許庁

In the serial/parallel conversion part 21, the bit data transmitted from the exclusive control part 20 are transformed into parallel data to stores to the buffer memory 22.例文帳に追加

シリアル／パラレル変換部２１では、排他制御部２０から伝達されたビットデータをパラレルデータに変換し、バッファメモリ２２に記憶する。 - 特許庁

A control circuit 4 reads the DN reception packet 101 and the UP reception packet 104 stored in its internal buffer.例文帳に追加

内部バッファに格納されたされたＤＮ受信パケット１０１及びＵＰ受信パケット１０４は制御回路４によって読出される。 - 特許庁

A main control part 131 saves remote data in which a timing tug for collation is added to detection data obtained from a pre-decode in a buffer memory.例文帳に追加

メインコントロール部１３１は、プリデコードから得た検出データに照合用のタイミング・タグを付したリモートデータをバッファメモリに保存する。 - 特許庁

The output of the flip- flop circuit 4 is inputted to the control electrode of a power switching element 21 through a buffer circuit 35.例文帳に追加

フリップフロップ回路４の出力信号は、バッファ回路３５を通じて電力用スイッチング素子２１の制御電極へ入力される。 - 特許庁

An OR gate 51 constituting a bi-directional terminal switching control circuit 5 is provided between a integrated circuit 1 and a 3-state buffer 4.例文帳に追加

双方向端子切替え制御回路５を構成するオアゲート５１は、集積回路１とスリーステートバッファ４との間に配置されている。 - 特許庁

To provide a digital AV signal processing equipment which can control D/A converting speed of digital data stored in a buffer memory.例文帳に追加

バッファに記憶されたデジタルデータがＤＡ変換される速度を制御することが可能なデジタルＡＶ信号処理装置を提供すること。 - 特許庁

A semiconductor integrated circuit 1 comprises an internal circuit unit 11, an output buffer circuit unit 12 and an output level control unit 3.例文帳に追加

半導体集積回路１には、内部回路部１１、出力バッファ回路部１２、及び出力レベル制御部３が設けられている。 - 特許庁

A digital output buffer circuit 53 is constituted of a CMOS inverter and a control circuit or element 4a is of a CMOS selector circuit.例文帳に追加

デジタル出力バッファ回路５３はＣＭＯＳインバータで構成され、制御回路乃至素子４ａはＣＭＯＳセレクタ回路で構成される。 - 特許庁

To provide a data server system by which the underflow and overflow of a buffer at a receiver side are prevented with simpler control.例文帳に追加

より簡素な制御によって受信側のバッファでのアンダーフローおよびオーバフローを防止することのできるデータサーバシステムを提供する。 - 特許庁

The pixel circuit P comprises a control circuit CTL, a latch circuit 70, a buffer circuit 80, a supply circuit 90, and an OLED element 100.例文帳に追加

画素回路Ｐは、制御回路ＣＴＬ、ラッチ回路７０、バッファ回路８０、供給回路９０、及びＯＬＥＤ素子１００を備える。 - 特許庁

In accordance with arbitration control, the held read address is then extracted and a received packet corresponding to the read address is read from the packet buffer (12).例文帳に追加

そして、調停制御に従って、該保持されている読出アドレスを取り出し、これに対応する受信パケットをパケットバッファ(12)から読み出す。 - 特許庁

A basic waveform reading control part 208 reads two or more pieces of the information relating to the basic waveform stored by the basic waveform buffer 209.例文帳に追加

基本波形読み出し制御部２０８は、基本波形バッファ２０９が記憶する基本波形に関する情報を複数読み出す。 - 特許庁

The image data of the photographed frames is re-transferred from the storage medium 30 to the buffer memory 23 by the storage control part 31b.例文帳に追加

撮影済みのコマの画像データは、記憶制御部３１ｂにより、記憶媒体３０からバッファメモリー２３に再転送されたものである。 - 特許庁

A protocol discrimination section 201 discriminates a protocol of data received by a communication control section 108 and a reception buffer 204 stores the data.例文帳に追加

プロトコル判定部２０１は、通信制御部１０８が受信したデータのプロトコルを判定し、受信バッファ２０４は、そのデータを格納する。 - 特許庁

A buffer provided between processing sections A, B comprises shift registers 10, 20, an input selector section 30, an output selector section 40, a write control section 50 and a read control section 60.例文帳に追加

処理部Ａ，Ｂ間に設けられるバッファは、シフトレジスタ１０、２０と、入力セレクタ部３０、出力セレクタ部４０と、書き込み制御部５０、読み込み制御部６０とで構成される。 - 特許庁

At the total effect board 90, the effect control command from the main board 31 is input to an effect control CPU 89 via an input buffer 88 and an input port 98.例文帳に追加

総合演出基板９０において、主基板３１からの演出制御コマンドは、入力バッファ８８および入力ポート９８を介して演出制御用ＣＰＵ８９に入力される。 - 特許庁

When traffic is in congestion in the cell output buffers 5, 6 and the traffic control section 12 receives a back-pressure, the traffic control section 12 activates a shaping function with respect to the cell input buffer 1.例文帳に追加

セル出力バッファ５，６においてトラフィックが輻輳し、トラフィック制御部１２がバックプレッシャを受けると、トラフィック制御部１２は、セル入力バッファ１に関するシェーピング機能を働かせる。 - 特許庁

When a control unit receives data A and C while it is sending conversion data B to a low speed network, the control unit stores these data in a high speed side transmit data buffer.例文帳に追加

制御部が変換データＡを低速ネットワークへ変換データＢを送信している間に、データＡ、Ｃを受信した場合、制御部はこれらのデータを高速側送信データバッファに記憶する。 - 特許庁

A display control device 314 selects a display data table to be used according to a command from a voice lamp control device 313, and stores the selected table in a display data table buffer 433b.例文帳に追加

表示制御装置３１４は、音声ランプ制御装置３１３からのコマンドに応じて、使用する表示データテーブルを選定して、表示データテーブルバッファ４３３ｂに格納する。 - 特許庁

To provide a congestion control apparatus capable of reducing a packet discarding rate by enabling a behavior of an average buffer length to be predicted in early timing, and to provide a congestion control method.例文帳に追加

平均バッファー長の挙動を早い時期に予測することが可能となって、パケットの廃棄率を低減することができる輻輳制御装置及び輻輳制御方法を提供する。 - 特許庁

Then, the packet processor 10b transmits control information for indicating control of transmission clocks to the packet processor 10b based on the monitored receiving buffer accumulation amount.例文帳に追加

そして、パケット処理装置１０ｂは、監視された受信バッファ蓄積量に基づいて、送信クロックを制御するように指示する制御情報をパケット処理装置１０ｂに送信する。 - 特許庁

The data are sequentially transferred to each of FIFO memories 58-60 corresponding to three angles for each of unit data as a processing unit from the buffer memory 57 under control of a system control section 64.例文帳に追加

このデータはシステム制御部６４の制御の下、バッファメモリ５７から、処理単位としてのユニットデータごとに、３つのアングルに対応する各ＦＩＦＯメモリ５８〜６０へと順次転送される。 - 特許庁

An output control part 104 reads the data addresses out of the output array data part 103 and fetches data out of the input buffer part through the multiplexing control parts 101 and 102.例文帳に追加

出力制御部１０４は、出力配列データ部１０３に記憶されたデータアドレスを読み取り、各多重化制御部１０１、１０２を介して入力バッファ部よりデータを取り出す。 - 特許庁

In the drive circuit Dr1, the current drive force of the output buffer 30 is varied in accordance with control signals ϕH, ϕL received from a control circuit not shown in the figure during correction.例文帳に追加

駆動回路Ｄｒ１は、校正中に図示されない制御回路から受ける制御信号φＨ，φＬに応じて出力バッファ３０の電流駆動力を変化させる。 - 特許庁

A transmission control unit 101 reads out data stored in the buffer unit 104 successively through a FIFO system to transmit and stops sending the data when readout processing stop signals are input into the transmission control unit 101.例文帳に追加

送信制御部１０１はバッファ部に蓄えられているデータをＦＩＦＯ方式で順次に読出して送信するが読出処理停止信号が入力するとデータ送信を停止する。 - 特許庁

A writing control circuit 31 of a memory cross control circuit writes transfer data through its own system memory write access or the other system memory cross bus in an FIFO 32 being an inside buffer.例文帳に追加

メモリ交差制御回路の書込み制御回路３１は自系メモリライトアクセスあるいは他系からのメモリ交差バス経由の転送データを内部バッファであるＦＩＦＯ３２に書込む。 - 特許庁

A control circuit 1c delivers the communication data 6 stored in the buffer 1a, to a second device 3, and delivers the communication control information 7 stored in the register 1b, to the second device 3.例文帳に追加

制御回路１ｃは、バッファ１ａに格納された通信データ６を第２の装置３に渡すと共に、レジスタ１ｂに格納された通信制御情報７を第２の装置３に渡す。 - 特許庁