「buffer control」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

In the gas injector 10, a buffer volume part 54 is formed at a downstream side of the flow rate control part 50 in the gas passage 56.例文帳に追加

ガスインジェクタ１０では、ガス流路５６における流量制御部５０の下流側にバッファ容積部５４が形成されている。 - 特許庁

A display control substrate 80 uses the C-MOSIC such as 74HC244 as an input buffer circuit 105.例文帳に追加

表示制御基板８０において、入力バッファ回路１０５として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁

A voice control substrate 70 uses the C-MOSIC such as 74HC244 as an input buffer circuit 705.例文帳に追加

音声制御基板７０において、入力バッファ回路７０５として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁

A prize ball control substrate 37 uses the C-MOSIC such as 74HC244 as an input buffer circuit 373.例文帳に追加

賞球制御基板３７において、入力バッファ回路３７３として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁

In response to the tail pointer in the tail register, this control logic accesses the DMA command transferred from the command buffer to the DMA controller 38.例文帳に追加

このＤＭＡコントローラは、その内にローカルに保持されたＤＭＡテール・ポインタを使用して、これらのＤＭＡコマンドにアクセスする。 - 特許庁

The DMA control circuit 12 performs the burst transfer of the data of the peripheral input/output controllers 4 to 6 to the buffer memories 16 to 18.例文帳に追加

ＤＭＡ制御回路１２は周辺入出力制御装置４〜６のデータを各バッファメモリ１６〜１８にバースト転送する。 - 特許庁

The transfer control device has the function of controlling the transfer rate to a transfer destination by including a large-capacity buffer memory means.例文帳に追加

転送制御装置は、大容量のバッファメモリ手段を備えることで、転送先に対して転送レートを制御する機能を持つ。 - 特許庁

The plurality of destination mail addresses of multi-address communication inputted from a panel control part 18 are temporarily stored in an address data buffer 403.例文帳に追加

パネル操作部１８から入力された同報通信の複数の宛先メールアドレスをアドレスデータバッファ４０３に一旦格納する。 - 特許庁

This information can be read (230) from the buffer 40, and outputted (240) in a certain configuration under the control of a machine as convenient to a user.例文帳に追加

この情報は、ユーザの都合のよいときに、バッファ(40)から読み取ら(230)れてマシンの管理下にある形態で出力(240)されてもよい。 - 特許庁

A voltage monitor circuit 70 feeds back a signal to be outputted from the output buffer 60 to a driving capability control circuit 50.例文帳に追加

電圧モニタ回路７０は、出力バッファ６０から出力される信号を駆動能力制御回路５０にフィードバックする。 - 特許庁

According to such a structure, the exclusive occupied state of the block in the shared memory can be known by the access to the exclusive access control buffer.例文帳に追加

これにより、排他制御バッファへアクセスすることで共有メモリ内のブロックの排他的占有状態を知ることができる。 - 特許庁

A rule synthesis part 24 generates synthetic voice and output it via a buffer 26, an output control part 27 and a D/A conversion part 28.例文帳に追加

規則合成部２４は、合成音を生成し、バッファ２６、出力制御部２７、Ｄ／Ａ変換部２８を介して出力する。 - 特許庁

A system control section 30 decides the number of lines to be compressed in the basis of the size of a compression data storage buffer 28 in use.例文帳に追加

システム制御部３０は、使用する圧縮データ格納バッファ２８のサイズに基づいて圧縮を行うライン数を決定する。 - 特許庁

The power supply device includes a buffer, a control section, a rectifying circuit (10), a smoothing circuit (20) and a switch (SW).例文帳に追加

さらに、当該電源装置は、バッファと、制御部と、整流回路（１０）と、平滑回路（２０）と、スイッチ（ＳＷ）とを備えている。 - 特許庁

In the data transfer control system, a device connection processing means 43 reads out a serial number at the time of connecting a device 2 and stores the serial number in an ID buffer 52.例文帳に追加

デバイス接続処理手段４３は、デバイス２の接続時、シリアル番号を読み出して、ＩＤバッファ５２に記憶する。 - 特許庁

A flash sequencer block 12 as a second control block controls data exchange operation between the buffer 9 and the flash memory 2.例文帳に追加

第２の制御ブロックとしてのフラッシュシーケンサブロック１２は、バッファ９とフラッシュメモリ２との間のデータ交換動作を制御する。 - 特許庁

A current transformer monitors the common-mode current of which the output is connected to an input of the buffer amplifier to control the transistor.例文帳に追加

変流器はコモンモード電流をモニタし、その出力は緩衝増幅器の入力に接続されて、トランジスタを制御する。 - 特許庁

The teletext decoder circuit of the TV receiver includes a decoder part, first-third buffer memories, a data rewrite part and a comparison control part.例文帳に追加

ＴＶ受像機のテレテキストデコーダ回路は、デコーダ部と、第１乃至第３バッファメモリと、データ書換え部と、比較制御部とを有する。 - 特許庁

To operate buffering without any rotation waiting time, and to transfer data to external host equipment without complicating the address control of a read buffer.例文帳に追加

回転待ち時間無しに、バッファリングを行い、リードバッファのアドレス管理を複雑にせずに、外部ホスト機器へへデータを転送する。 - 特許庁

A register 14 acquires digital data stored inside the buffer 13 by one unit in synchronous with an output control clock CK15.例文帳に追加

レジスタ１４は出力制御クロックＣＫ１５に同期して、バッファ１３内部に格納したデジタルデータを１単位ごとに取り込む。 - 特許庁

A composite video signal from a camera 1 is inputted to an illumination control signal generating circuit 3 via a buffer circuit 2.例文帳に追加

カメラ部１からの複合映像信号はバッファ回路２を介して照明制御信号生成回路３に入力される。 - 特許庁

On the other hand, a security signal SC outputted from the flash memory 13 is supplied to the control terminal of the 3-state buffer 16.例文帳に追加

一方、３ステートバッファ１６の制御端子には、フラッシュメモリ１３から出力されたセキュリティ信号ＳＣが与えられる。 - 特許庁

A switch circuit is turned on responding to activation of a switch control signal, and connects a power source terminal of the buffer circuit to a power source line.例文帳に追加

スイッチ回路は、スイッチ制御信号の活性化に応答してオンし、バッファ回路の電源端子を電源線に接続する。 - 特許庁

On the basis of a mute control signal of the control unit 101, the mute circuit (A) performs muting on the basis of a mute control signal of a control unit 101 in steady state where normal power voltage is applied to the buffer IC 32, and the mute circuit (B) performs muting in a transient response state where normal power voltage is not applied to the buffer IC 32.例文帳に追加

制御部１０１のミュート制御信号に基づいて、映像出力バッファＩＣ３２に正常な電源電圧が印加されている定常状態ではミュート回路Ａによりミュートを行い、映像出力バッファＩＣ３２に正常な電源電圧が印加されていない過渡応答状態ではミュート回路Ｂによりミュートを行うようになされる。 - 特許庁

The current comparison circuit prepares comparison base information based on comparison base information entered from the input terminal and current detection information from the current detection circuit, outputs a delay control signal and buffer control signal, and enters them into the counter, counts each of them, and outputs the delay control signal and buffer control signal.例文帳に追加

電流比較回路は、入力端子から入力された比較基準情報と、電流検知回路からの電流検知情報とから比較基準情報を作成し、ｄｅｌａｙ制御信号およびバッファ制御信号を出力しカウンタに入力し、それぞれカウントし、ｄｅｌａｙ制御信号とバッファ制御信号とを出力する。 - 特許庁

There are provided a first buffer tank 7 and a second buffer tank 8 connected to a high temperature end of a cold storage unit 3, a second changeover valve 9 connected between the cold storage unit 3 and the first buffer tank 7, a third changeover valve 10 connected between the cold storage unit 3 and the second buffer tank 8, and a control section for controlling the respective changeover valves.例文帳に追加

蓄冷器３の高温端に接続された第１バッファタンク７および第２バッファタンク８と、蓄冷器３と第１バッファタンク７との間に接続された第２切り換えバルブ９と、蓄冷器３と第２バッファタンク８との間に接続された第３切り換えバルブ１０と、各切り換えバルブを制御する制御部とを有している。 - 特許庁

A moving image encoding device 10 for encoding a moving image comprises: a VBV model part 4 to simulate an occupancy amount (VBV buffer occupancy amount) of a code buffer in decoding; and a bit rate control part 5 to determine a quantization width (quantization scale 18) according to a change speed of the occupancy amount of the code buffer so as to increase the occupancy amount of the code buffer.例文帳に追加

動画像を符号化する動画像符号化装置１０であって、復号における符号バッファの占有量（ＶＢＶバッファ占有量）をシミュレーションするＶＢＶモデル部４と、符号バッファの占有量が増加するように、符号バッファの占有量の変化速度に応じて量子化幅（量子化スケール１８）を決定するビットレート制御部５とを備える。 - 特許庁

The device comprises a buffer having data and addresses where the data are stored and collects storage instructions related to one process or more, and buffer control for always performing drain processing of the storage instructions related to the first process from the buffer before the buffer collects storage instructions related to a second process.例文帳に追加

上記課題を解決するため、本発明は、データ及び該データが格納されるアドレスを有し、１以上のプロセスに係るストア命令を収集するバッファと、第１プロセスに係るストア命令を、前記バッファが第２プロセスに係るストア命令を収集する前に前記バッファから常にドレイン処理するバッファ制御とから構成されることを特徴とする装置を提供する。 - 特許庁

In the view from the crystal connection terminal X2 having a phase opposite to that of output of the on/off controllable output buffer 32, an output terminal of the output buffer 32 is disposed farther than an output terminal of the output buffer 31 that is not subjected to the on/off control.例文帳に追加

オン／オフ制御が可能な出力バッファ３２の出力とは逆位相となる水晶接続端子Ｘ２から見て、その出力バッファ３２の出力端子が、オン／オフ制御がされない出力バッファ３１の出力端子よりも遠い位置に配置するようにする。 - 特許庁

To provide a communication control apparatus which stores received packets in each of buffer parts in sequence and can keep the correct sequence of transmitting packets when the stored packets are extracted from each buffer part in sequence for transmission even if packet discard occurs in the buffer part.例文帳に追加

受信したパケットを各バッファ部に順に蓄積するとともに、蓄積されたパケットが各バッファ部から順に取り出されて送信される場合に、バッファ部におけるパケットの廃棄が発生した場合でも、送信パケットの順番を正常に保つことが可能な通信制御装置を提供すること。 - 特許庁

The congestion control part 1b monitors the packets passing through the packet repeater 1 after the packets are stored in the buffer 1a, and transmits the packets stored in the buffer 1a at timing corresponding to passing conditions of the packets of the same connection as the packets stored in the buffer 1a.例文帳に追加

輻輳制御部１ｂは、バッファ１ａにパケットが格納された後にパケット中継装置１を通過するパケットを監視し、バッファ１ａに格納されたパケットと同一コネクションのパケットの通過状況に応じたタイミングで、バッファ１ａに格納されたパケットを送信させる。 - 特許庁

The semiconductor memory having an input buffer (202) which performs buffering by inputting write data from the outside, and control circuits (501 to 506) which disable the input buffer during reading operation, and enable the input buffer when read data mask signals are inputted thereafter, is provided.例文帳に追加

ライトデータを外部から入力してバッファリングするための入力バッファ（２０２）と、リード動作中は入力バッファを非活性状態にし、その後にリードデータマスク信号が入力されると入力バッファを活性状態にする制御回路（５０１〜５０６）とを有する半導体記憶装置が提供される。 - 特許庁

In synchronism with this reception interrupt, the remaining capacity of a reproducing buffer is checked to control the frequency of a reproduction clock generated by a clock generating circuit 15 according to whether the remaining capacity increases or decreases, and the audio data buffered in the receiving buffer are transferred to the reproducing buffer.例文帳に追加

この受信割り込みに同期して、再生バッファの残量をチェックし、この残量の増加・減少に応じてクロック発生回路１５が発生する再生クロックの周波数を制御するとともに、受信バッファにバッファしているオーディオデータを再生バッファに転送する。 - 特許庁

Then, in the buffer controller, when the buffer for storing specific data becomes full, it is provided with a buffer control part for storing the specific data in an area storing other specific data (for example, an area storing the last data block of other specific data).例文帳に追加

そして、このバッファ制御装置において、特定のデータを格納するためのバッファがフルになったとき、他の特定のデータを格納している領域（たとえば、他の特定のデータの最終のデータブロックを格納している領域）に上記特定のデータを格納するバッファ制御部を備えたことを特徴とする。 - 特許庁

Corresponding to the determination to process the specified communication transaction, which originally defines the other processing node as the destination, by the third processing node 10c, the buffer control logic connected to the transaction buffer extracts the specified communication transaction from the transaction buffer and the transaction is processed by the third processing node 10c.例文帳に追加

元々は他の処理ノードを宛先とする特定の通信トランザクションが第三の処理ノードによって処理されるべきとの決定に応答して、トランザクション・バッファに結合されたバッファ制御論理は特定の通信トランザクションをトランザクション・バッファから取り出し、第三の処理ノードによって処理させる。 - 特許庁

In the interface part which connects between the elevator control board and the elevator monitoring board, a buffer in which the share of an output buffer to a monitoring signal is not fixed so as to be usable optionally, so that the buffer can be used effectively and the constitution of the device for the interface part can be simplified.例文帳に追加

エレベータ制御盤とエレベータ監視盤との間を接続するインターフェース部において、監視信号に対する出力バッファの分担を固定せず任意に使用可能なバッファを設けたことにより、バッファの有効活用を図り、インターフェース部の装置構成を簡略化した。 - 特許庁

A read control section 61 determines the presence or absence of a possibility that a buffer has failed based on a transfer request A from a signal processing section for processing a moving image, a transfer request B from an RAW compression section for processing a still image, and capacity of the buffer 60 to issue a read request to the buffer 60.例文帳に追加

読み出し制御部６１は、動画処理する信号処理部からの転送要求Ａ、静止画処理するＲＡＷ圧縮部からの転送要求Ｂ、バッファ６０の容量に基づきバッファが破綻した可能性の有無を判断し、バッファ６０に読み出し要求を出す。 - 特許庁

In a printer control program, a printer driver part 30 of a host computer 10 has a command generator 31 which generates commands and stores them into a buffer 13a, and a command transmitter 37 which creates a packet of the commands when the amount of commands corresponding to the buffer capacity is stored in the buffer 13a, and then transmits it to the printer 40.例文帳に追加

ホストコンピュータ１０のプリンタドライバ部３０は、コマンドを生成してコマンドをバッファ１３ａに格納するコマンド生成部３１と、バッファ１３ａにバッファ容量相当のデータ量のコマンドが溜まるとコマンドをパケット化してプリンタ４０へ送信するコマンド送信部３７とを有する。 - 特許庁

This driving circuit outputs a potential in proportion to the potential of inputted data, and is provided with an analog buffer circuit 1 for supplying data to a data line, and a buffer control circuit 2 for substantially halting the analog buffer circuit 1 except when supplying the data to the data line.例文帳に追加

この駆動回路は、入力されるデータの電位に応じた電位を出力するとともに、データをデータ線に供給するためのアナログバッファ回路１と、データ線へデータを供給する時以外は、アナログバッファ回路１を実質的に停止させるためのバッファ制御回路２とを備えている。 - 特許庁

When a program switching operation is performed, a buffer control part 32 makes the encoded data of the program of the switching destination be supplied from the buffer part 18 for the changeover to a decoding part 15, and a decoding control part 33 makes the decoding part 15 decode the encoded data of the program of the switching destination supplied from the buffer part 18 for the changeover to the decoding part 15.例文帳に追加

番組切り換えの操作が行われた場合、バッファ制御部３２は、切り換え先の番組の符号化データを、切り換え用バッファ部１８からデコード部１５に供給させ、デコード制御部３３は、切り換え用バッファ部１８からデコード部１５に供給される切り換え先の番組の符号化データを、デコード部１５にデコードさせる。 - 特許庁

A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.例文帳に追加

シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁

The actual damping force characteristics of a completed damping force control type hydraulic buffer 5 are measured by a damping force tester 9, and the damping force characteristic data are recorded in a recording medium 10, and the recording medium 10 is attached to the damping force control type hydraulic buffer 5.例文帳に追加

減衰力試験器9によって、完成した減衰力調整式油圧緩衝器5の実際の減衰力特性を計測し、その減衰力特性データを記録媒体10に記録し、記録媒体10を減衰力調整式油圧緩衝器5に添付する。 - 特許庁

The data DMA(direct memory access)- transferred from a packet area are stored in a transmission FIFO buffer, and when the number of bytes of the data received by the transmission FIFO buffer exceeds the transmission start threshold set at the transmission control part after the start of the DMA, the transmission control part starts the transmission of the data.例文帳に追加

パケット領域からDMA で転送されたデータは、送信FIFOバッファに格納され、DMA 開始後、送信FIFOバッファに受け取られたデータのバイト数が送信制御部に設定された送信開始しきい値を越えると、送信制御部はデータの送信を開始する。 - 特許庁

A buffer control part 21c and a control part 30 monitor a data amount of the buffer part 21a and make a short packet generating part 28 generate a short packet for notifying an opposite side line connecting device of a congesting state when the data amount becomes a predetermined threshold or more.例文帳に追加

バッファ制御部２１ｃ及び制御部３０は、バッファ部２１ａのデータ量を監視し、予め定められた閾値以上になったときに、輻輳状態を対向側の回線接続装置に通知するためのショートパケットをショートパケット生成部２８に生成させる。 - 特許庁

The recording data input from the first control circuit through the serial interface are temporarily stored in a receiving buffer of a second control circuit, and the transfer speed of the serial interface is controlled according to a writable area of the receiving buffer.例文帳に追加

そして、前記シリアルインタフェースを介して前記第１の制御回路から入力した前記記録データを一時的に第２の制御回路の受信バッファに格納し、前記受信バッファの書き込み可能領域に応じて前記シリアルインタフェースの転送速度を制御する。 - 特許庁