「buffer control」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

A controller 2 is provided with a monitoring part control side 25 and a control side period setting part 26, and a receiving buffer size of a computer 4 for monitor and a buffer memory 23 of the controller 2 are observed to thereby adjust a data preparation period.例文帳に追加

制御装置２に監視部制御側２５と制御側周期設定部２６を設け，モニタ用計算機４の受信バッファサイズと制御装置２のバッファメモリ２３を観測することによってデータ作成周期を調整する。 - 特許庁

As a result, if any command is desired to be transmitted to a sub control board preferentially to other commands, it is stored into the power recovery buffer and can be transmitted to the sub control board preferentially to other commands to be stored into the command buffer.例文帳に追加

よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁

In this case, status information of write processing operations of the reproduction control buffer 111 is transmitted to the contents reproducing apparatus 101 to synchronize the data reproduction operations from the data storage means 103 with write processing operations of the reproduction control buffer 111.例文帳に追加

この際、再生制御用バッファ１１１の書込み処理動作のステータス情報を再生機器１０１に送って、データ蓄積メディア１０３からのデータ再生動作と、再生制御用バッファ１１１の書込み処理動作を同期させる。 - 特許庁

The clock signal is supplied only to the rising buffer 42 in an SDRAM mode under the control of the mode control circuit 41, and data are fetched at the rising edge of the clock signal in the rising buffer 42 so that the transferring timing of the data can be controlled.例文帳に追加

モード制御回路４１は、ＳＤＲＡＭモードでは、クロック信号を立ち上がりバッファ４２のみに供給し、立ち上がりバッファ４２において、クロック信号の立ち上がりエッジでデータを取り込み、データの転送タイミングを調整する。 - 特許庁

A buffer monitoring part 27 monitors a data amount temporarily stored in the flow control buffer 23 and makes a PAUSE packet generating part 38 generate a PAUSE packet for stopping a data output of the buffer part 21 when the data amount becomes a prescribed threshold or more.例文帳に追加

バッファ監視部２７は、フロー制御バッファ２３に一時的に保存されるデータ量を監視し、所定の閾値以上になったときに、バッファ部２１のデータ出力を停止させるＰＡＵＳＥパケットをＰＡＵＳＥパケット生成部３８に生成させる。 - 特許庁

This data transfer controller is configured to secure a plurality of pipe areas in a packet buffer 100, and provided with a buffer controller 80 which performs the access control of the packet buffer 100 and a transfer controller 40 which controls data transfer between the pipe areas and an end point.例文帳に追加

データ転送制御装置は、複数のパイプ領域をパケットバッファ１００に確保し、パケットバッファ１００のアクセス制御を行うバッファコントローラ８０と、パイプ領域とエンドポイントとの間でのデータ転送を制御する転送コントローラ４０を含む。 - 特許庁

The data format and image size of a main buffer 9 and a sub buffer 10 are set in a register of a double buffer control part 17 beforehand and are outputted as format/reduction switching signals 59 and 60 synchronized with frame signals 52 from a clock generator 7.例文帳に追加

予めダブルバッファ制御部１７のレジスタにメインバッファ９とサブバッファ１０のデータフォーマットと画像サイズを夫々設定しておき、クロック発生器７からのフレーム信号５２に同期させたフォーマット／縮小切り換え信号５９，６０として出力する。 - 特許庁

That is, a cell output timing arrives from any input buffer, the cell input buffer 1 does not output cells continuously but the traffic control section 12 gives the transmission permission to the cell input buffer 1 at an interval to satisfy a minimum cell rate MCR.例文帳に追加

つまり、入力バッファからのセル出力タイミングが到来すると、連続的にセル入力バッファ１からセルを出力させるのではなく、ＭＣＲを満足するように飛び飛びの間隔でセル入力バッファ１に対して送信許可を出す。 - 特許庁

When a clock enable signal CKE is inputted to an input buffer circuit 11a, a power-down clock PWDNCLK is outputted from a power-down control circuit 12, and input buffer circuits 11b, 11c and an input buffer activating circuit 13 are activated.例文帳に追加

クロックイネーブル信号ＣＫＥが入力バッファ回路１１ａに入力されると、パワーダウン制御回路１２からパワーダウンクロックＰＷＤＮＣＬＫが出力され、入力バッファ回路１１ｂ，１１ｃ、入力バッファ活性化回路１３が活性化される。 - 特許庁

A buffer control unit 44 controls a write position in writing the received data in the ring memory buffer 32 based on a first clock and controls a read position of data to be transmitted from the ring memory buffer 32 based on a second clock different from the first clock.例文帳に追加

バッファ制御部４４は、受信したデータをリングメモリバッファ３２に書き込む際の書き込み位置を第１クロックを基に制御し、かつリングメモリバッファ３２から送信すべきデータの読み出し位置を第１クロックと別の第２クロックを基に制御する。 - 特許庁

Data such as system setting information from a main control board are written through an interface 27 for a main control board and a buffer 24 for main control access in a memory 22 for main control board access and a memory 23 for sub-control board access.例文帳に追加

メイン制御用ボードからのシステム設定情報等のデータは、メイン制御用ボード用インタフェース２７、メイン制御用ボードアクセス用バッファ２４を介して、メイン制御用ボードアクセス用メモリ２２、及びサブ制御用ボードアクセス用メモリ２３に書き込まれる。 - 特許庁

The communication control device, which has a transfer control part 3023 for transferring data stored in a buffer 3022, is provided with a verification operation control part 3031 for monitoring the data volume stored in the buffer 3022 and controlling the transfer control part 3023 so as not to cause transfer errors.例文帳に追加

バッファ（３０２２）に格納されているデータのデータ転送を行う転送制御部（３０２３）を有する通信制御装置であって、バッファ（３０２２）に格納されるデータ量を監視し、転送エラーが発生しないように、転送制御部（３０２３）を制御する検証用動作制御部（３０３１）を有することを特徴とする。 - 特許庁

An I/O (master) unit 10 directly writes data in a buffer RAM (buffer RAM (B)) 33 without using a control (CPU) unit 20, which data is only displayed on a display screen without any special change among data which are stored in the buffer RAM (buffer RAM (B)) being shared between the controller 100 and the display device.例文帳に追加

制御装置１００と表示装置との間で共有しているバッファＲＡＭ（バッファＲＡＭ（Ｂ））３３に格納されるデータのうち、特に変更を伴わない表示画面に表示するだけのデータを制御（ＣＰＵ）ユニット２０を介さずにＩ／Ｏ（マスタ）ユニット１０が直接バッファＲＡＭ（バッファＲＡＭ（Ｂ））３３に書き込む。 - 特許庁

In the moving picture encoder, a control section calculates an occupied amount of a video buffer and an audio buffer in a moving picture decoder and controls a multiplexer section so as to decrease the occupied amount of encoded audio data in an audio buffer more than the memory size of the audio buffer by the number of frames of the encoded audio data.例文帳に追加

動画像符号化装置の制御部で動画像復号化装置における映像バッファ及び音声バッファの占有量を演算し、符号化音声データの音声バッファにおける占有量が前記音声バッファのメモリサイズより符号化音声データのフレーム分低くなるように多重部を制御する。 - 特許庁

A priority control circuit 6 controls the maximum value of the buffer 4 of each priority of the table 3, and when the residual buffer quantity of the buffer 4 allocated for high priority data is completely used up, the high priority data discard is reduced by allocating the residual buffer quantity for low priority data.例文帳に追加

優先度制御回路６により、管理情報テーブル３の各優先度のキューバッファ４の最大値の制御を行い、高優先度データ用に割り当てられたキューバッファ４の残バッファ量が無くなった場合、低優先度データ用の残バッファ量を割り当てることで、高優先度のデータ破棄を低減させる。 - 特許庁

When the number of memory requests stored in a passing buffer 1 for a load is 4 or smaller (word 04-Vbit 104 becomes "1") and the number of memory requests stored in a passing buffer 2 for store is 4 or smaller (word 04-Vbit 204 becomes "1"), a buffer priority control section 41 gives a common passing buffer 3 the issue priority of a request.例文帳に追加

ロード用追い越しバッファ1に格納されるメモリリクエストの数が4以下となり(ワード04-Vビット104が“１”となり)、且つストア用追い越しバッファ2に格納されるメモリリクエストの数が4以下となると(ワード04-Vビット204が“１”となると)、バッファ優先制御部41は、共有追い越しバッファ3にリクエストの発行優先権を与える。 - 特許庁

In addition, the flash memory device further includes control means for mapping an address of the flash memory from a host so as to divide structure of the buffer memory into the main region and the spare region and for controlling the flash memory and the buffer memory so as to store data of the buffer memory into the flash memory or so as to store data of the flash memory into the buffer memory.例文帳に追加

また、フラッシュメモリ装置は、バッファメモリの構造がメイン領域とスペア領域とに分離されるように、ホストから印加されたアドレスをマッピングし、そしてバッファメモリのデータがフラッシュメモリに貯蔵されるように又はフラッシュメモリのデータがバッファメモリに貯蔵されるようにフラッシュメモリとバッファメモリとを制御する手段を含む。 - 特許庁

The memory device further includes a control circuit which controls so that the output of the buffer memory is input to at least one of the buffer memory and the driver through the data selection circuit or neither of the buffer memory nor the driver through the data selection circuit, in response to the selection of inputting to the buffer memory by the data selection circuit.例文帳に追加

さらに、データ選択回路によるバッファメモリへ入力の選択に対応して、バッファメモリの出力は、データ選択回路を介した該バッファメモリ及びドライバの少なくとも一方の入力として、または、データ選択回路を介した該バッファメモリ及びドライバのいずれにも入力しないように制御する制御回路を有する。 - 特許庁

The movable buffer includes a buffer device 1 temporarily storing materials 101, a moving device 2 arranged in the buffer device 1 and moving the buffer device, and a movement control device 3 controlling the moving device 2 to move to a predetermined location, and travels by itself to be arranged to any of respective processes 20a-20c of a warehouse and a manufacturing line.例文帳に追加

資材１０１を一時的に保管するバッファ装置１と、バッファ装置１に設けられ、バッファ装置を移動させる移動装置２と、移動装置２に対して、所定の個所まで移動させる制御をする移動制御装置３とを備え、自走して倉庫及び製造ラインの各工程２０ａ〜２０ｃのいずれかに配置される。 - 特許庁

A first N-channel MOS (metal oxide semiconductor) transistor 20 of a first buffer circuit and a second P-channel MOS transistor 41 of a second buffer circuit are added to an output circuit provided with a first control circuit 50, a level conversion circuit 11, the first buffer circuit 20, the second buffer circuit 40, and an over-voltage protection circuit 70.例文帳に追加

第１の制御回路部５０と，レベル変換回路１１と，第１のバッファ回路２０，第２のバッファ回路４０，過電圧保護回路７０とを備えた出力回路において，第１のバッファ回路の第１のＮチャネル型ＭＯＳトランジスタ２２，および第２のバッファ回路の第２のＰチャネル型ＭＯＳトランジスタ４１を付加した。 - 特許庁

The communication control means 4 sets a threshold to the shared buffer that makes information resident therein on the basis of a time when the shared buffer transmits transfer data, the oldest time corresponding to the transfer data, and number of information sets stored and inhibits transfer of information from any input buffer to the shared buffer when number of resident transfer data in the shared buffer reaches a prescribed value.例文帳に追加

通信制御装置は、共有バッファから転送データが送出されたときの時間と当該転送データに対応した最も古い時間と当該格納されている情報数とを基に共有バッファに情報を滞留させるしきい値を設定し、共有バッファの転送データの滞留数が所定値に達したときに入力バッファから共有バッファへの情報の転送を禁止する。 - 特許庁

At the time of receiving the prize ball BUSY signal, the game control means subtracts the number specified by the prize ball control signal from the contents of a total prize ball number buffer, and outputs the next prize ball control signal when the number of prize balls not put out yet is stored in the total prize ball number buffer.例文帳に追加

遊技制御手段は、賞球ＢＵＳＹ信号を受信すると、総賞球数バッファの内容から賞球制御信号で指定した数を減算し、総賞球数バッファに未払出の賞球数が記憶されていれば次の賞球制御信号を出力する。 - 特許庁

If the number of non-put-out prize balls is stored in a total prize number buffer after subtracting the number specified by the prize ball control signal from the contents of the total prize ball number buffer, the game control means, when receiving the prize ball BUSY signal, outputs a next prize ball control signal.例文帳に追加

遊技制御手段は、ＢＵＳＹ信号を受信すると、総賞球数バッファの内容から、賞球制御信号で指定した数を減算する処理を行った後に、総賞球数バッファに未払出の賞球数が記憶されていたときには、次の賞球制御信号を出力する。 - 特許庁

If the number of non-put-out prize balls is stored in a total prize number buffer after subtracting the number specified by the prize ball control signal from the contents of the total prize ball number buffer, the game control means, when receiving the prize ball BUSY signal, outputs a next prize ball control signal.例文帳に追加

遊技制御手段は、賞球ＢＵＳＹ信号を受信すると、総賞球数バッファの内容から、賞球制御信号で指定した数を減算する処理を行った後に、総賞球数バッファに未払出の賞球数が記憶されていたときには、次の賞球制御信号を出力する。 - 特許庁

A client which reproduces streaming contents to be distributed from a server receives advertising data corresponding to contents and advertisement reproduction control information from the server, and reproduces the received advertising data under control following the buffer status of a content buffer or advertisement reproduction control information.例文帳に追加

サーバから配信されるストリーミングコンテンツの再生を行なうクライアントにおいて、コンテンツ対応の広告データと広告再生制御情報をサーバから受信し、受信する広告データを、コンテンツバッファのバッファ状況、または、広告再生制御情報に従った制御の下に再生する。 - 特許庁

Port control sections 20#1 to 20#n have an output buffer 201 shared by input ports #1 to #n, upon the receipt of a packet through port control, a packet transfer processing section 11 discriminates the destination of the packet and transfers the received packet to the output buffer of the port control section corresponding to the destination.例文帳に追加

ポート制御部２０＃１〜２０＃ｎは各入力ポート＃１〜＃ｎに共通の出力バッファ２０１を有し、ポート制御を介してパケットを受信した場合に、パケット転送処理部１１はその送信先を判断して受信パケットをその送信先に対応するポート制御部の出力バッファに転送する。 - 特許庁

The receiver includes a buffer control means (31) to adjust a buffering volume of the data stored in the buffer (13) to be set at a preset assumed value when inputting the data from the buffer (13) to the descrambler (14) for the first time after acquiring the control information for allowing the audio output and the video output.例文帳に追加

受信装置は、音声出力及び映像出力を可能とするための制御情報の取得後に初めてバッファ（１３）からデスクランブラ（１４）に入力する際にバッファ（１３）に蓄積されたデータのバッファ量が予め設定された想定量となるように調整するバッファ制御手段（３１）を有する。 - 特許庁

Each pixel at the pixel array 3 comprises a capacitor C3 connected between a power supply line L1 and a control line L2, a buffer 13 for storing binary data corresponding to the accumulation charge of the capacitor C3, a transistor Q3 for performing write control to the buffer 13, and a transistor Q4 for resetting for initializing the buffer 13 and the capacitor C3.例文帳に追加

画素アレイ部３の各画素は、電源線Ｌ１と制御線Ｌ２との間に接続されるキャパシタＣ３と、キャパシタＣ３の蓄積電荷に応じた２値データを格納するバッファ１３と、バッファ１３への書込み制御を行うトランジスタＱ３と、バッファ１３及びキャパシタＣ３を初期化するリセット用トランジスタＱ４とを有する。 - 特許庁

Thus, when the buffer residual capacity is suddenly changed due to occurrence of retransmission, coding control by a dynamic image coding circuit 10 is properly executed by the coding control circuit 22 by properly correcting the buffer residual capacity to prevent the deterioration in image quality and to effectively utilize the capacity of the transmission buffer.例文帳に追加

これにより、再送が生じてバッファ残量が急激に変化する場合、バッファ残量を適正に補正することにより、符号化制御回路22からの動画像符号化回路10での符号化制御が適正に実行されて、画質の劣化の防止および送信バッファの容量の有効利用を図ることができる。 - 特許庁

A semiconductor integrated circuit includes: a DLL control means configured to generate a buffer enable signal, the buffer enable signal being a pulse signal that is periodically enabled when a smart power down signal is enabled; and a DLL circuit configured to control a phase of an external clock signal in response to the buffer enable signal to generate an output clock.例文帳に追加

本発明の半導体集積回路は、スマートパワーダウン信号がイネーブルされると、周期的にイネーブルされるパルス信号であるバッファイネーブル信号を生成するＤＬＬ制御手段；及び、バッファイネーブル信号に応じて外部クロックの位相を制御して、出力クロックを生成するＤＬＬ回路を含む。 - 特許庁

A picture selected from the buffer 104 by the control unit 102 is the one taken a constant period before the time when the instruction of recording occurs.例文帳に追加

制御部102がバッファ104から選び出す画像は、記録指示が発生した時刻より一定時間前のものである。 - 特許庁

To replace a page memory by a line buffer of a small memory capacity such as FIFO without degrading performance of a printer control device.例文帳に追加

プリンタ制御装置の性能を落とすことなく上記頁メモリをFIFO等の小メモリ容量のラインバッファに置き換える - 特許庁

To provide a high-speed and small-noise output buffer which is provided with many control functions equivalent to specifications of a GTL+ signal.例文帳に追加

ＧＴＬ＋信号の仕様と同等な多数の制御機能を備えた、高速、低ノイズ出力バッファを提供する。 - 特許庁

To eliminate retransmission control for a request received from a client to reduce a use time of a transmission buffer.例文帳に追加

クライアントから受信するリクエストに対する再送管理を省略することにより、送信バッファの使用時間を減少する。 - 特許庁

To effectively utilize the capacity of a transmission buffer by conducting proper coding control, even when the state of a communication channel fluctuates.例文帳に追加

通信路状態が変動する場合にも符号化制御を適正にして送信バッファの容量の有効利用を図る。 - 特許庁

A reading control means 26 of a second virtual device driver means 36 sequentially reads the driving data stored in the buffer section 24.例文帳に追加

第２仮想デバイスドライバ手段３６の読出制御手段２６は、バッファ部２４に記憶された駆動データを順次読み出す。 - 特許庁

In transferring data from the image memory access control part 11, the data to be transferred are previously prepared in a data buffer 26.例文帳に追加

画像メモリアクセス制御部11からデータを転送する場合は、転送すべきデータを予めデータバッファー26に用意しておく。 - 特許庁

A column address buffer 18 generates a column address Yj for a memory cell array 22 according to a column address control signal ϕ3.例文帳に追加

列アドレスバッファ１８は列アドレス制御信号φ３に従ってメモリセルアレイ２２に対する列アドレスＹｊを生成する。 - 特許庁

Further, an output memory control section 107 grasps the storage amount of encode data stored in an output buffer memory 106.例文帳に追加

また出力メモリ制御部１０７も、出力バッファメモリ１０６に保持されるエンコードデータの蓄積量を把握する。 - 特許庁

The parameter value held in the buffer 24 is transferred to the tempo value setting part 22 by operating a remote control cancellation switch 13.例文帳に追加

リモコンキャンセルスイッチ１３を操作することにより、バッファ２４に保持されたパラメータ値がテンポ値設定部２２に転送される。 - 特許庁

This mechanism comprises a data reception means, a memory, a memory control means, a data buffer means, a data print means, and an image data output means.例文帳に追加

データ受信手段、メモリ、メモリ制御手段、データバッファ手段、データプリント手段、画像データ送出手段、から成る。 - 特許庁

To provide an external storage device capable of quickly outputting ROM data and its data buffer control method.例文帳に追加

ＲＯＭデータの出力の高速化を図ることができる外部記憶装置及びそのデータバッファ制御方法を提供する。 - 特許庁

To generate a stable pseudo ripple voltage without using a voltage buffer in a switching regulator of a hysteritic control system.例文帳に追加

ヒステリティック制御方式のスイッチングレギュレータについて電圧バッファを用いずに安定的な疑似リップル電圧を生成する。 - 特許庁

The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

The host interface control block 5 controls input and output operation of the buffer 9 based on information from the host computer 4.例文帳に追加

ホストインタフェース制御ブロック５は、ホストコンピュータ４からの情報に基づき、バッファ９の入出力動作を制御する。 - 特許庁