| 例文 |
buffer controlの部分一致の例文一覧と使い方
該当件数 : 2623件
The buffer 30 is furnished with a flow rate throttle valve arranged in the first passages to control a braking characteristic.例文帳に追加
緩衝器30は、制動特性を制御するために第1通路に配置された流量絞り弁を備える。 - 特許庁
A DMA control part 33 of an initiator 3 makes lead access request via a PCI (Peripheral Component Interconnect) bus 1, a control part 23 of a memory target device 2 which has determined that the lead access requests are made to the control part 23 itself stores lead data from a memory 4 into an inner buffer and executes burst transmission from the inner buffer.例文帳に追加
イニシエータ3のDMA制御部33からリードアクセス要求がPCIバス1を通して出され、それが自分への要求であると判断したメモリターゲットデバイス2の制御部23は内部のバッファにメモリ4からのリードデータを格納し、そこからバースト転送する。 - 特許庁
A control circuit inputs data to the second buffer by control of the data transfer gate without inputting data to the first buffer by control of the data capturing gate in accordance with a time from activation of a write-enable signal to change of a data mask signal.例文帳に追加
制御回路は、ライトイネーブル信号が活性化してからデータマスク信号が変化するまでの間の時間に応じて、データ取り込みゲートの制御により第1のバッファにデータを入力せず、かつデータ転送ゲートの制御により第2のバッファにデータを入力する。 - 特許庁
A sub-picture decoder 7 transmits the data transfer request of display control sequence data SP_-DCSQ#0 in a vertical interval, and only display control command data DCSQ included in the transferred display control sequence data SP_-DCSQ#0 are stored in a DCSQ buffer 20a of a buffer memory 20.例文帳に追加
サブピクチャデコーダ7は、垂直帰線期間に表示制御シーケンスデータSP_DCSQ#0のデータ転送要求を送出し、該転送された表示制御シーケンスデータSP_DCSQ#0に含まれる表示制御コマンドデータDCSQのみをバッファメモリ20のDCSQバッファ20aに格納する。 - 特許庁
Since the control signal corresponding to the control signal inputted to the signal inputting circuit 9 is outputted from a signal-inputting circuit 15 via a buffer circuit 16, it becomes unnecessary to turn the current of the control signal into a heavy current.例文帳に追加
バッファ回路16を介して信号出力回路15から制御信号に対応する制御信号を出力するため、制御信号の電流を大電流にする必要がなくなる。 - 特許庁
Thus, the damping force control type hydraulic buffer can be controlled based on the actual damping force characteristics so that the precision of control can be improved.例文帳に追加
実際の減衰力特性に基づいて、減衰力調整式油圧緩衝器を制御することができるので、制御の精度を高めることができる。 - 特許庁
An input buffer circuit 105 for inputting data by, for example, 74HC240, is mounted at a display control command input part on a display control board 80.例文帳に追加
表示制御基板80における表示制御コマンドの入力部には、例えば74HC240による入力バッファ回路105が設けられる。 - 特許庁
A display control substrate 80 has an input buffer circuit 105 of 74HC240 or the like at an input part of display control commands.例文帳に追加
表示制御基板80における表示制御コマンドの入力部には、例えば74HC240による入力バッファ回路105が設けられる。 - 特許庁
The command repeating board 90 loads a one-way buffer 91 for sending only a command from the main control board 70 to the performance control board 80.例文帳に追加
コマンド中継基板90には、主制御基板70からのコマンドのみを演出制御基板80に送出する片方向バッファ91が搭載されている。 - 特許庁
Besides, a control signal from a microcomputer 14 is supplied to a switching element 16 through a buffer amplifier 15 so as to control the light emission of the light emission diode 11.例文帳に追加
またマイクロコンピュータ14からの制御信号がバッファアンプ15を通じてスイッチング素子16に供給され、発光ダイオード11の発光が制御される。 - 特許庁
Each signal transmitted to a sound control board 70 from the sound control board 80 is input to a sound controlling CPU 701 via an input buffer circuit 705.例文帳に追加
音制御基板70において、表示制御基板80からの各信号は、入力バッファ回路705を介して音制御用CPU701に入力する。 - 特許庁
Serial/parallel conversion is performed on the control data by the conversion part 21 in accordance with an instruction of the synchronizing data, and the control data are stored in a buffer circuit 29 and then transmitted to the inspection target 2.例文帳に追加
同期データの指示により変換部21で制御データはシリアル/パラレル変換、バッファ回路29に蓄積された後、検査対象2へ送信される。 - 特許庁
A radio reception device includes: a reception part; a buffer part; a time prediction part; a sleep control part; an access control part; a frame generation part; and a transmission part.例文帳に追加
本開示の一実施形態に係る無線受信装置は、受信部、バッファ部、時間予測部、スリープ制御部、アクセス制御部、フレーム生成部、及び送信部を含む。 - 特許庁
The control circuit 19 limits the allocated code quantity so as not to make the control point of the virtual buffer to be smaller than the SumM.例文帳に追加
符号量制御回路19は、仮想バッファの制御ポイントが上記SumMより小さくならないように、割り当て符号量に制限を加える。 - 特許庁
The control data A-H are written respectively into buffer areas 3A-3H, and are thereafter transferred to control object devices 41A-41H.例文帳に追加
制御データA〜Hは、それぞれ出力バッファ領域3A〜3Hに書き込まれた後、対応する制御対象装置41A〜41Hへ転送される。 - 特許庁
To control a band without providing an output buffer for each flow on each output port and without complicated read control between the output buffers.例文帳に追加
各出力ポートにフロー毎の出力バッファを設けることなく、出力バッファ間の複雑な読み出し制御を行うことなく帯域制御を行う。 - 特許庁
A control signal is outputted to the damping force control type hydraulic buffer 5 based on the damping force characteristic data read from the recording medium 10 by the controller.例文帳に追加
コントローラにより、記録媒体10から読込んだ減衰力特性データに基づいて、減衰力調整式油圧緩衝器5へ制御信号を出力する。 - 特許庁
To control multiplex control of a multiplexer section and quantity of generated information of an encoding section by taking a delay time stored in a buffer for each medium into account.例文帳に追加
メディア毎にバッファ内に蓄積される遅延時間を考慮して、多重化部の多重制御及び符号化部の情報発生量の制御を行う。 - 特許庁
To improve throughput by processing priority transmission control in hardware, to limit a capacity of a buffer used for priority control and to reduce costs.例文帳に追加
優先送信制御をハードウェアで処理することによりスループットを向上させると共に、優先制御に使用するバッファ容量を抑制して低コスト化を図る。 - 特許庁
The output buffer 104 is adjusted by a control signal to be entered from a control circuit 103 so that its impedance may be N×R.例文帳に追加
調整用出力バッファ104は、制御回路103から入力する制御信号によって、そのインピーダンスがN×Rとなるように調整される。 - 特許庁
A switching signal buffer circuit 8, which relays control signal for switching circuit GS, is prepared between the control circuit 2 and the switching circuit 4.例文帳に追加
また、制御回路2とスイッチング回路4との間には、スイッチング回路用制御信号GSを中継するスイッチ信号バッファ回路8が設けられている。 - 特許庁
The storage controller controls data transfer between the stream data processing part and the storage according to the third storage control command when the third storage control command is stored in the command buffer part.例文帳に追加
ストレージコントローラは、コマンドバッファ部に第3ストレージ制御コマンドがあればこれに従ってストリームデータ処理部とストレージとの間でデータ転送を制御する。 - 特許庁
To provide a transmission system facilitating control for managing a buffer during update without generating a waiting time in access, and materializing the control at low cost.例文帳に追加
アクセスに待ち時間を発生させることなく、更新中のバッファを管理するための制御を簡略化し、低いコストで実現する伝送システムを提供する。 - 特許庁
A control signal to control the operation frequency of each output buffer is generated depending on the flow rate of ATM cells passing an ATM switch.例文帳に追加
ATMスイッチを通過するATMセルの流量によって、各出力バッファの動作周波数を制御するための制御信号を生成する。 - 特許庁
Each of a plurality of stacked semiconductor chips 21 to 24 comprises: a bump electrode BP_0; a test pad PAD_0; a test buffer TD_0 that receives signals, which are supplied from the test pad, and supplies it to the bump electrode; and a buffer control part BC that supplies control signals which control the active/inactive state of the test buffer.例文帳に追加
積層された複数の半導体チップ21〜24のそれぞれが、バンプ電極BP_0と、テストパッドPAD_0と、テストパッドから供給される信号を受け取りバンプ電極に供給するテストバッファTD_0と、テストバッファの活性状態と非活性状態とを制御する制御信号を供給するバッファ制御部BCとを含む。 - 特許庁
In a processor system provided with the existing translation lookaside buffer mechanism, in order to support the real space control(RSC) bit which is a new processor control bit, a dedicated space bit which is an existing control bit in the translation lookaside buffer mechanism in re-defined as an ignore common segment bit and a new non-overlapping translation lookaside buffer mechanism entry is generated.例文帳に追加
既存変換索引緩衝機構を有するプロセッサ・システムにおいて、新しいプロセッサ制御ビットである実空間制御(RSC)ビットをサポートするために、変換索引緩衝機構における既存制御ビットである専用空間ビットが、イグノア共通セグメント・ビットと再定義され、新しい非重複変換索引緩衝機構エントリを作成する。 - 特許庁
The SDRAM control part 82 comprises a data control circuit 51 connected to a data bus 61, an address control circuit 53 connected to the address bus 63 via a buffer circuit 83, and a control signal generating circuit 85.例文帳に追加
SDRAM制御部82は、データバス61に接続されたデータ制御回路51と、バッファ回路83を介してアドレスバス63に接続されたアドレス制御回路53と、制御信号生成回路85と、からなる。 - 特許庁
An AU rearrangement control part 60 executes an instruction to rearrange the sequence in bit streams of the encoded picture data so as not to disrupt a decoder buffer, based on the decoder buffer fill amount.例文帳に追加
AU並び換え制御部60は、デコーダバッファ充足量に基づき、符号化されたピクチャデータのビットストリーム中での順序をデコーダバッファが破綻しないように並び換える指示を行う。 - 特許庁
A control section 31 acquires the operating state and the consumed current of each electronic device at a prescribed time interval and respectively stores resulting data to an operating state buffer memory 313 and a power consumption buffer memory 314.例文帳に追加
制御部31は所定時間間隔で各デバイスの動作状態と消費電流とを取得し、それぞれ動作状態バッファメモリ313、消費電力バッファメモリ314に格納する。 - 特許庁
To provide a method and device for control which convert the memory constitution of a buffer of a data storage system by access patterns of respective data so that the use efficiency of the buffer is optimized.例文帳に追加
データ記憶システムにおけるバッファの利用効率を最適化するように、各々のデータのアクセスパターン毎にバッファのメモリ構成を変換する制御方法および制御装置を提供する。 - 特許庁
A buffer management part 100 notifies a control part 103 of management information of a data buffer 101 storing data to be processed, and the management information is stored in an information management memory 107.例文帳に追加
バッファ管理部100は、処理の対象となるデータが格納されているデータバッファ101の管理情報を制御部103へ通知し、情報管理メモリ107へ格納される。 - 特許庁
Also, the arbitration control part 14 transfers the data from the main bus B1 to the buffer memory 13 in the case of writing data in the shared memory 13, and makes the shared memory write the data of the buffer memory 13.例文帳に追加
また、調停制御部14は、共有メモリ13への書込時にはメインバスB1からバッファメモリ13にデータを転送しバッファメモリ13のデータを共有メモリに書き込ませる。 - 特許庁
When the extension unit 4 is attached to the main body control unit 3, the buffer IC 31e of the unit 3 becomes to be in an OFF state and the buffer IC 4c of the unit 4 becomes to be in an ON state.例文帳に追加
拡張ユニット4を本体制御ユニット3に装着すると、本体制御ユニット3のバッファIC31eがOFF状態、拡張ユニット4のバッファIC4cがON状態となる。 - 特許庁
Furthermore, the network adaptor 1110 is provided with a multi-queue control section 1111, a reception buffer 1112, a transmission buffer 1113, a network reception section 1114 and a network transmission section 1115.例文帳に追加
さらに、ネットワークアダプタ1110は、マルチキューDMA制御部1111、受信用バッファ1112、送信用バッファ1113、ネットワーク受信部1114、ネットワーク送信部1115を備えている。 - 特許庁
When a communication state is not excellent and the communication control part 120 can not transmit them, the transmission data remain in the transmission standby buffer area 161 and the retransmission buffer area 163.例文帳に追加
通信状態が良好でなく通信制御部120が送信できない場合、送信データは送信待ちバッファ領域161と再送バッファ領域163に残留する。 - 特許庁
To precisely control timing of processing performed to an output voice signal outputted by a voice output buffer even when increasing a capacity of the voice output buffer.例文帳に追加
音声出力バッファの容量を増やしても、音声出力バッファにより出力された出力音声信号に対して行う処理のタイミングを正しく制御できるようにする。 - 特許庁
The coding processing section informs the buffer management section about the progress state of the coding processing of image data and the buffer management section utilizes this notice to control timing for starting capturing of the image data.例文帳に追加
符号化処理部は、画像データの符号化処理の進行状況をバッファ管理部に通知し、バッファ管理部は、この通知を利用して画像データ取り込み開始のタイミングを制御する。 - 特許庁
The buffer management unit 111 changes a threshold value according to the degree of communication control information and restricts the amount of data flow onto the external device when it reaches the threshold value of the buffer.例文帳に追加
また、バッファ管理部111は、通信制御情報の度合いに応じて前記バッファの閾値を変化させ、前記バッファの閾値に到達すると前記外部機器にデータ流入量を制限する。 - 特許庁
In this system, a reception buffer 553 is prepared in a user terminal, and a delay control 555 temporarily stores received video files in the reception buffer 553 and transmits the files to a video player 556.例文帳に追加
本発明では、ユーザ端末で受信バッファ553を用意し、遅延制御555は、受信したビデオファイルを該受信バッファ553にいったん蓄積してから、ビデオプレイヤー556に送る。 - 特許庁
An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.例文帳に追加
メモリセルアレイ1とデータ入力バッファ3及びデータ出力バッファ4の間には、メモリセルアレイ1のメモリセルへの書き込みを制御する演算制御回路2が設けられている。 - 特許庁
To achieve a maximum transmission rate of each data flow even when a buffer size is small, in a situation where a plurality of data flows for performing data flow control share a certain amount of buffer.例文帳に追加
データフロー制御を行う複数のデータフローが一定量のバッファを共有する状況において、バッファサイズが小さい場合でも、各データフローの最大伝送レートを実現する。 - 特許庁
A control section 108 writes picture data into a frame buffer of an output section 103, and the output section 103 outputs the picture data stored in the frame buffer to an LCD 124 and displayed.例文帳に追加
制御部108は画像データを出力部103のフレームバッファに書き込んで、出力部103はフレームバッファに記憶された画像データをLCD124に出力して表示させる。 - 特許庁
A transmission control part 107 reads the address of TSP data from the TSP buffer 106 by the report of a transmission period from a timer managing part 104 and writes it to a transmission queue buffer 108.例文帳に追加
送出制御部107は、タイマ管理部104からの送出周期の通知により、TSPバッファ106からTSPデータのアドレスを読み出し、送出キューバッファ108に書き込む。 - 特許庁
Thus, it is not necessary to provide an FIFO buffer exclusively for the input/output circuit by a buffer realized of an in-chip memory and the FIFO control circuit, and the chip area and the costs can be reduced.例文帳に追加
メオンチップメモリとFIFO制御回路で実現されるバッファにより入出力回路専用のFIFOバッファが不要になり、チップ面積を縮小でき、コスト低減が可能になる。 - 特許庁
The recording system records a recording buffer and content data in the recording buffer using a control part in each of a plurality of recording media in parallel which include a first and second recording media.例文帳に追加
記録システムは、記録バッファと、記録バッファ内のコンテンツデータを、制御部を用いて第1および第2の記録メディアを含む複数の記録メディアの各々に並列的に記録する。 - 特許庁
provide userspace programs with full control over an arbitrary kernel buffer, implemented within the kernel using the same type of buffer that is used for a pipe. 例文帳に追加
を使うと、ユーザ空間プログラムは任意のカーネルバッファに対する完全な制御ができる。 カーネルバッファは、パイプに使用されているのと同種のバッファを使ってカーネル内に実装されている。 - JM
When the CPU part 6 is congested, a congestion control signal is transmitted from the CPU part 6 to the buffer part 4 and the buffer part 4 temporarily accumulates the MAC frame which is not processed.例文帳に追加
一方、CPU部6が輻輳している場合には、CPU部6より、バッファ部4に対して輻輳制御信号が送出され、バッファ部4は未処理のMACフレームを一時蓄積する。 - 特許庁
The system further includes a pressure differential system configured to control the flow rate of the buffer gas 41 and maintain a positive differential in pressure between the buffer gas 41 and the process gas.例文帳に追加
さらに、このシステムは、バッファガス41の流量を制御し、バッファガス41とプロセスガスとの間の圧力において正の差を保持するように構成される圧力差システムを含む。 - 特許庁
To easily mount instruction segmentation control from an instruction buffer register to an instruction register and to effectively utilize the capacity of the instruction buffer register in a pipeline type information processor.例文帳に追加
パイプライン方式の情報処理装置において、命令バッファレジスタから命令レジスタへの命令切り出し制御の実装を容易にし、さらに命令バッファレジスタの容量を有効に活用する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|