「buffer control」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Further, the buffer circuit includes a phase adjusting circuit 402 for limiting the signal width of the sampling control signals.例文帳に追加

さらにサンプリング制御信号の信号幅を制限する位相調整回路４０２を有する。 - 特許庁

A job control part 201 obtains a print job from a job buffer 202, and transmits it to a spooler 206.例文帳に追加

ジョブ制御部２０１は、ジョブバッファ２０２から印刷ジョブを取得し、スプーラ２０６へ送出する。 - 特許庁

VOICE/FAX COMMUNICATION SYSTEM, VOICE/FAX RECEIVING APPARATUS, AND FLUCTUATION ABSORPTION BUFFER AMOUNT CONTROL METHOD例文帳に追加

音声／ＦＡＸ通信システム、音声／ＦＡＸ受信装置および揺らぎ吸収バッファ量制御方法 - 特許庁

The flag of the individual controller of the interruption request read from the control buffer 18 is reset.例文帳に追加

制御バッファ１８から読み出された割込要求の個別制御装置のフラグはリセットされる。 - 特許庁

To control the rotation of an optical disk so that a buffer memory does not fill up under a low-speed data rate.例文帳に追加

低速なデータレート下ではバッファメモリを満杯にしないように光ディスクの回転を制御する。 - 特許庁

Moreover, a timing when reading each data chain 401 from the buffer is changed on response to the band control signal.例文帳に追加

また、帯域制御信号に応じて、バッファから各データチェインを読み出すタイミングを変更する。 - 特許庁

A processing circuit (CPU) 11 sets control data to a transmission buffer 12, to start transmission start to a transmission control circuit 15.例文帳に追加

処理回路（ＣＰＵ）１１は送信用バッファ１２に制御データをセットし、送信制御回路１５に送信開始の起動をかける。 - 特許庁

A first control computer 3 outputs the processing recipe and a wafer transfer parameter buffer to a second control computer 4.例文帳に追加

第１の制御用コンピュータ３は、処理レシピと、ウエハ移載パラメータバッファとを、第２の制御用コンピュータ４に対して出力する。 - 特許庁

In accordance with the control information, a receiving control section 25 controls the hold time of the error-correction buffer sections 23-1, 23-2.例文帳に追加

受信制御部２５は、この制御情報に従って、誤り訂正バッファ部２３−１，２３−２の保持時間を制御する。 - 特許庁

When the control part 20 detects the full push of the shutter, the control part 20 photographs the object by a set photographing parameter and records the photographed image in an image buffer 26.例文帳に追加

そして、シャッタ全押しを検知すると、設定された撮影パラメータにより撮影してイメージバッファ２６に記録する。 - 特許庁

All these header options can also be set for outgoing packets by putting the appropriate control message into the control buffer of sendmsg (2). 例文帳に追加

これらのすべてのヘッダオプションは、適切な制御メッセージをsendmsg (2) の制御バッファーに書きこめば、送信パケットにでも設定できる。 - JM

On the display control board 80, the strobing signal is also inputted to the display control CPU 101 via the buffer circuit 105.例文帳に追加

表示制御基板８０において、ストローブ信号もバッファ回路１０５を介して表示制御用ＣＰＵ１０１に入力する。 - 特許庁

OUTPUT CONTROL SIGNAL GENERATION METHOD AND OUTPUT BUFFER CONTROL CIRCUIT IN SEMICONDUCTOR MEMORY DEVICE AND THE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置における出力制御信号発生方法と出力バッファ制御回路、及びその半導体メモリ装置 - 特許庁

A control section 11 transfers the necessary thinning waveform data WD1, WD2, WD3 to an input buffer 13 in accordance with the pitch information of control data CD.例文帳に追加

制御部１１は制御データCDのピッチ情報に基づいて、必要な間引波形データWD1,WD2,WD3…を入力バッファ１３に転送する。 - 特許庁

To provide a data transfer control device, electronic equipment, and a data transfer control method capable of effectively using a resource of a packet buffer.例文帳に追加

パケットバッファのリソースを有効活用できるデータ転送制御装置、電子機器及びデータ転送制御方法を提供する。 - 特許庁

A buffer memory/combining processing control section 5-23 controls the switching section and the buffer memory and performs control so as not to combine the reception data of a process number protruded out of the IR buffer, to fixedly key the process number protruded out of the IR buffer and to combine only the reception data in which CRC errors are detected.例文帳に追加

バッファメモリ・合成処理制御部５−２３は、スイッチ部及びバッファメモリを制御し、ＩＲバッファからはみ出すプロセス番号の受信データは合成しない、或いはＩＲバッファサイズからはみ出すプロセス番号を決め打ちせず、ＣＲＣ誤りを検出した受信データのみを合成するよう制御する。 - 特許庁

A buffer solution supply system 43 is provided which supplies a buffer solution to the pit 5 and in which a buffer solution pump 47 for delivering the buffer solution is installed and connected electrically to the pH detector 21 through a pH control unit 23 and a pump control unit 51.例文帳に追加

水循環系３にｐＨ検出器２１を設け、ピット５へ緩衝液を供給する液供給系４３を設け、液供給系４３において緩衝液を送液する緩衝液ポンプ４７とｐＨ検出器２１との間はｐＨ制御ユニット２３とポンプ制御ユニット５１を介して電気的に接続する。 - 特許庁

A drive control data update section 523 updates firmware of a drive control memory 420 by means of the update data read out from the buffer memory 426 by a buffer reading section 532, and a system control data update section 533 updates firmware of a system control memory 427.例文帳に追加

バッファ読出部５３２によってバッファメモリ４２６から読み出された更新データによりドライブ制御データ更新部５２３がドライブ制御メモリ４２０のファームウェアを更新し、システム制御データ更新部５３３はシステム制御メモリ４２７のファームウェアを更新する。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

When a mobile DDR-SDRAM is connected, since the reference voltage VREF is not input, the I/O buffer control circuit 8 outputs the buffer control signal CB of an Hi signal.例文帳に追加

Ｍｏｂｉｌｅ ＤＤＲ−ＳＤＲＡＭが接続されると、基準電圧ＶＲＥＦが入力されないので、Ｉ／Ｏバッファ制御回路８は、Ｈｉ信号のバッファ制御信号ＣＢを出力する。 - 特許庁

To provide a memory control method for a ring buffer, capable of self-restoring, even when pointer errors occur in a ring buffer memory control device, errors of both pointer addresses.例文帳に追加

リングバッファメモリ制御装置において、ポインタにエラーが発生した場合でも、双方のポインタアドレスの誤りを自己修復することができるリングバッファのメモリ制御方法を提供することを目的とする。 - 特許庁

To reflect control of communication via a buffer memory such as band allocation control, for example, with a delay time of data remained in the buffer memory in a communication apparatus.例文帳に追加

通信装置において、バッファメモリに残っているデータの遅延時間を、例えば帯域割り当て制御というような、バッファメモリを介する通信の制御に反映可能とすることを目的としている。 - 特許庁

A buffer control part 15 provides a read request to one of the queues of the plurality of channel control parts, and reserves, in the buffer, an area for holding data that is read from the nonvolatile memories.例文帳に追加

バッファ制御部15は、読み出し要求を複数のチャネル制御部のいずれかのキューに供給するとともに、バッファ内に不揮発性メモリから読み出されたデータを保持するための領域を確保する。 - 特許庁

A display control CPU 101 receives a display control command via an input buffer circuit 105 when a strobe signal is inputted via the input buffer circuit 105 from a main base board 31.例文帳に追加

表示制御用ＣＰＵ１０１は、主基板３１から入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。 - 特許庁

The control system includes a plurality of buffer memories for temporarily storing optical data from documents processed through the scanning station, and a control circuit connected to the buffer memories and the document-feed device.例文帳に追加

制御システムは、走査装置により処理された文書からの光学データを一時的に記憶するための複数のバッファーメモリーと、バッファーメモリーと文書送り装置に接続された制御回路とを含む。 - 特許庁

Then the DMA control circuit 12 divides data to be transferred by the number of buffer memories 16 to 18 and outputs the start address of the divided data to respective buffer memory control circuits 13 to 15.例文帳に追加

設定終了後、ＤＭＡ制御回路１２は転送するデータをバッファメモリ１６〜１８の数量だけ分割し、分割したデータのスタートアドレスを各バッファメモリ制御回路１３〜１５に出力する。 - 特許庁

A reception buffer 12, a first buffer control means 13 deciding an initial value for an allocation volume in the reception buffer for each data type and updating the initial value for the allocation volume according to release of the reception buffer, and a second buffer control means 13 dynamically updating the initial value for the allocation volume or the updated allocation volume are provided.例文帳に追加

受信バッファ１２と、データタイプ毎に前記受信バッファにおける割り当て容量の初期値を決定すると共に、前記割り当て容量の初期値を前記受信バッファの開放に伴って更新する第１のバッファ制御手段１３と、前記割り当て容量の初期値又は更新後の割り当て容量を動的に更新する第２のバッファ制御手段１３とを具備したことを特徴とする。 - 特許庁

The re-encoding is executed under the control such that transition of an occupied value of the VBV buffer is started at the occupied value of the VBV buffer at a position (a) and finished at the occupied value of the VBV buffer at a position (d).例文帳に追加

この再符号化は、ＶＢＶバッファ占有値の推移が、ａの位置でのＶＢＶバッファ占有値から開始されて、ｄの位置でのＶＢＶバッファ占有値までで終了するように制御されて実行される。 - 特許庁

A start up completion monitoring part 38 on the clock slave side, in response to detecting that a reception buffer clock control part 37 has cleared a reception buffer, transmits a packet showing that it is detected that the reception buffer has been cleared on the clock slave side, from a packet assembling part 26.例文帳に追加

クロックスレーブ側のスタートアップ完了監視部３８は、受信バッファ・クロック制御部３７が受信バッファをクリアした事を検出して、その旨を示すパケットをパケット組立部２６から送出させる。 - 特許庁

The re-coding is executed under the control that transition of a VBV buffer occupied value is started from the VBV buffer occupied value at a point (a) and completed up to the VBV buffer occupied value at a point (d).例文帳に追加

この再符号化は、ＶＢＶバッファ占有値の推移が、ａの位置でのＶＢＶバッファ占有値から開始されて、ｄの位置でのＶＢＶバッファ占有値までで終了するように制御されて実行される。 - 特許庁

The buffer residual amount measurement circuit 20 obtains a buffer residual amount, based on a difference between a data write amount in a transmission buffer 12 and a value resulting from correcting a data read amount by the correction circuit 206 and gives the result to a coding control circuit 22.例文帳に追加

バッファ残量計測回路20では、送信バッファ12のデータ書込み量とデータ読出し量を補正回路206 にて補正した値との差からバッファ残量を求めてその結果を符号化制御回路22に供給する。 - 特許庁

The sheet processing device is provided with a buffer unit 140 for buffering the sheets stacked on the processing tray 129; and a sheet processing device control part for performing buffer action to the buffer unit during operation of a stapler unit 132.例文帳に追加

シート処理装置は、処理トレイ１２９のに積載するシートをバッファするバッファユニット１４０と、ステイプラユニット１３２の作動中にバッファユニットにバッファ動作をさせるシート処理装置制御部と、を備えている。 - 特許庁

A SDRAM comprises a clock buffer 21 receiving a clock signal CLK, an input buffer 31 inputting a mask control signal DQM and an input buffer 33 inputting input data DQ to be written in a DRAM core.例文帳に追加

ＳＤＲＡＭは、クロック信号ＣＬＫを受けるクロックバッファ２１と、マスク制御信号ＤＱＭを入力する入力バッファ３１と、ＤＲＡＭコアへ書き込む入力データＤＱを入力する入力バッファ３３とを含む。 - 特許庁

The variable delay circuit is equipped with at least one variable delay buffer, which is equipped with a buffer cell and a plurality of delay adjustment units for controlling the delay value of the variable delay buffer according to a control code.例文帳に追加

可変遅延回路は少なくとも１つの可変遅延バッファを備え、可変遅延バッファは、バッファセルと、コントロールコードに応じて、可変遅延バッファの遅延値をコントロールするための複数の遅延調整ユニットとを備えている。 - 特許庁

The re-encoding is carried out under the control that transition of a VBV buffer occupied value is started from the VBV buffer occupied value at a position (a) and finished until the VBV buffer occupied value at a position (d).例文帳に追加

この再符号化は、ＶＢＶバッファ占有値の推移が、ａの位置でのＶＢＶバッファ占有値から開始されて、ｄの位置でのＶＢＶバッファ占有値までで終了するように制御されて実行される。 - 特許庁

The present invention includes an output-stage buffer 1, pre-buffers 2 and 3 which drive the output-stage buffer 1, and control circuits 4 and 5 which control input signals to the pre-buffers 2 and 3 based upon signals that the pre-buffers 2 and 3 output to the output-stage buffer 1.例文帳に追加

この発明は、出力段バッファ１と、出力段バッファ１を駆動するプリバッファ２、３と、プリバッファ２、３が出力段バッファ１へ出力する信号に基づいて、プリバッファへ２、３の入力信号を制御する制御回路４、５と、を備えている。 - 特許庁

A display control device 1 includes: a plurality of display devices 16a and 16b; a display output part 18 supplying image data to the display devices 16a and 16b; a frame buffer 22 temporarily storing the image data; and a buffer control part 24 controlling the frame buffer 22.例文帳に追加

表示制御装置１は、複数の表示デバイス１６ａ，１６ｂと、表示デバイス１６ａ，１６ｂに画像データを供給する表示出力部１８と、画像データを一時的に格納するフレームバッファ２２と、フレームバッファ２２を制御するバッファ制御部２４とを備える。 - 特許庁

Encryption circuits 41 and 42 are provided between a buffer control unit 20 and memory control units 51 and 52, and encrypt and decrypt user data.例文帳に追加

暗号回路４１，４２は、バッファ制御部２０とメモリ制御部５１，５２との間に備えられ、ユーザデータを暗号化及び複合化する。 - 特許庁

Finally, a buffer for storing the trace control information TC is selected from the trace control buffers 153A to 153D based on the RID.例文帳に追加

最後に、ＲＩＤに基づいて、トレース制御バッファ１５３Ａ乃至Ｄからトレース制御情報ＴＣが格納されたバッファを選択する。 - 特許庁

A host interface control block 5 as a first control block controls data exchange operation between the buffer 9 and the host computer 4.例文帳に追加

第１の制御ブロックとしてのホストインタフェース制御ブロック５は、バッファ９とホストコンピュータ４との間のデータ交換動作を制御する。 - 特許庁

The buffer control circuit 103 controls data buffers 104-106 based on the control signal of the controller 102 so that data can be inputted and outputted.例文帳に追加

バッファ制御回路１０３は、コントローラ１０２の制御信号に基づき、データバッファ１０４〜１０６を制御し、データを入出力する。 - 特許庁

An interconnected network control system of the present invention includes an interconnected network 2, an order guarantee buffer 3, an order information control unit 4 and a reading-out control unit 5.例文帳に追加

本発明にかかる相互結合網制御システムは、相互結合網２と、順序保証バッファ３と、順序情報制御部４と、読出制御部５とを有する。 - 特許庁

The control part 67 reads the packet data from the data buffer 69, and when the control part 67 adds the rail ID to the header of the packet data, the control part 67 transmits the packet data with the rail ID added to the header through a second communication IF part 66.例文帳に追加

制御部６７はデータバッファ６９かパケットデータを読み出し、そのヘッダにレールＩＤを付加すると、第２通信ＩＦ部６６を介して送信させる。 - 特許庁

The buffer amplifier receives control signals and inputs buffered control signals to an active device provided with capacitance depending on the level of the buffered control signals.例文帳に追加

このバッファ増幅器は、制御信号を受け取り、バッファした制御信号のレベルに依存するキャパシタンスを有する能動デバイスに、バッファした制御信号を入力する。 - 特許庁

MEMORY CONTROL METHOD AND DEVICE, PLOTTING PROCESSING METHOD AND DEVICE, VIDEO CONTROL METHOD AND DEVICE, BUFFER CONTROL METHOD AND DEVICE AND STORAGE MEDIUM例文帳に追加

メモリ制御方法及び装置並びに描画処理方法及び装置並びにビデオ制御方法及び装置並びにバッファ制御方法及び装置並びに記憶媒体 - 特許庁