「buffer control」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Switching means is provided between each of the page buffer selection means and the input/output line to perform switching control of the data transfer to/from the line.例文帳に追加

各ページバッファ選択手段と入出力ラインの間にスイッチ手段を設け、入出力ラインとの間のデータ伝送を切り換え制御する。 - 特許庁

Each shift register stage includes a pull-up unit, an energy storage unit, a buffer unit, a discharging unit, a first pull-down unit, a second pull-down unit and a control unit.例文帳に追加

各々のシフトレジスタ段階は、プルアップユニット、エネルギー蓄積ユニット、バッファユニット、放電ユニット、第１プルダウンユニット、第２プルダウンユニット及び制御ユニットを有する。 - 特許庁

A re-transmission control unit 106 controls the reading of a processing result from an output buffer 102 according to the content of the response packets received from the other modules.例文帳に追加

再送制御部１０６は、他のモジュールから受信した応答パケットの内容に応じて、出力バッファ１０２からの処理結果の読み出しを制御する。 - 特許庁

The control part 23 of the printer 20 directly transfers the integrated printing data received from the host device to a printing buffer 25 by controlling a data transfer part 24.例文帳に追加

印刷装置２０の制御部２３は、データ転送部２４を制御して、ホスト装置から受信した印刷統合データを印刷バッファ２５に直接転送する。 - 特許庁

An output control part 34, on the other hand, controls the output of the synthesized voice data stored in the data buffer 33 according to the state of the feeling of the pet robot.例文帳に追加

一方、出力制御部３４は、ペットロボットの感情の状態に基づき、データバッファ３３に記憶された合成音データの出力を制御する。 - 特許庁

After the reset signal is released, the CPU 1 decides whether a power saving flag is present in an internal buffer memory of the power saving control part 19 or not.例文帳に追加

そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。 - 特許庁

In this processing device, picture data for each kind of pictures such as picture for a graphic, for a background screen, and the like are stored in a display buffer 9 under control of the display order of at least two dimensions.例文帳に追加

表示バッファ９へ、図計用、背景面用等の画像種類毎の画像データを少なくとも二次元の表示順位の管理下で格納する。 - 特許庁

To a control terminal of a transistor which serves as an oscillating and output element connected to both ends of a primary winding, a transistor which serves as a driver and buffer is connected.例文帳に追加

１次巻線の両端に接続した発振兼出力素子となるトランジスタの制御端子にドライバ兼バッファとなるトランジスタが接続される。 - 特許庁

To provide a mounting method of a support to a new real space control bit using an existing translation lookaside buffer mechanism in a microprocessor system.例文帳に追加

マイクロプロセッサ・システムにおいて既存変換索引緩衝機構を用いる新しい実空間制御ビットに対するサポートの実装方法を提供する。 - 特許庁

When recording stop operation is performed by an operator using an operating means 102, a data control means 103 stops sending data to a buffer 106.例文帳に追加

操作者から操作手段１０２を用いて記録停止操作が行われると、データ制御手段１０３はバッファ１０６にデータを送ることを中止する。 - 特許庁

The electronic camera is provided with a buffer memory 11 for temporarily storing an image photographed by an image pickup part 10 and a system control part 15 for controlling the entire camera.例文帳に追加

電子カメラは、撮像部１０で撮影された画像を一時的に格納するバッファメモリ１１と、カメラ全体を制御するシステム制御部１５とを備える。 - 特許庁

The burst timing control circuit burst transfers the transfer data stored in the data buffer, on a basis of the above divided burst length stored in the burst length table.例文帳に追加

バーストタイミング制御回路は、データバッファに格納された転送データを、バースト長テーブルに記憶される前記分割バースト長ずつメモリにバースト転送する。 - 特許庁

An ATM reception unit 20 sequentially receives ATM cells, and a DMA control circuit 22 sequentially writes user information in the ATM cells to a buffer memory 23.例文帳に追加

ＡＴＭ受信部２０は、ＡＴＭセルを順次入力し、ＤＭＡ制御回路２２は、ＡＴＭセル中のユーザ情報を順次バッファメモリ２３に書き込む。 - 特許庁

To provide a buffer circuit and control method therefor, with which malfunctions can be prevented by keeping, at a specified value, the potential difference between a ground potential and a power line.例文帳に追加

接地電位と電源ラインとの電位差を規定値に保ち、誤動作を防止することができるバッファ回路及びその制御方法を提供する。 - 特許庁

In the multiprocessor system comprising two or more processors, an exclusive access control buffer is prepared between each of 1-m (m is an integer of 2 or more) processors and an interconnection.例文帳に追加

２台以上のプロセッサを持つマルチプロセッサシステムにおいて、１〜ｍ（ｍは２以上の整数）台のプロセッサとインタコネクションの間に、排他制御バッファを用意する。 - 特許庁

The synchronization circuit may be operative to control transfer of stored samples of the DSL signal from the buffer to the FFT responsive to the determined phase information.例文帳に追加

同期化回路は定義された位相情報に応答してバッファに貯蔵されたＤＳＬ信号のサンプルをＦＦＴに伝達するための制御を実行する。 - 特許庁

An external memory control circuit 13 outputs the data stored in the buffer RAM 19 to an internal RAM 16 and an EDC processing circuit 14.例文帳に追加

外部メモリ制御回路１３は、バッファＲＡＭ１９に格納されたデータを内部ＲＡＭ１６へ出力すると共に、ＥＤＣ処理回路１４へ出力する。 - 特許庁

Hence, a control circuit 205 can precisely adjust an impedance adjusting output buffer 203 by using a comparison result of a comparator 211.例文帳に追加

このため、コンパレータ２１１の比較結果を使用して制御回路２０５はインピーダンス調整用出力バッファ２０３を高精度に調整可能である。 - 特許庁

The reception buffer 5, the transmission circuit subsequent stage section 4, a power amplifier 3, an output adjustment control 2 and an LF transmission antenna 1 are constituted as a power amplifier built-in transmission antenna unit 100.例文帳に追加

受信バッファ5、送信回路後段部4、パワーアンプ3、出力調整ボリューム2およびLF送信アンテナ1をパワーアンプ内蔵送信アンテナユニット100として構成する。 - 特許庁

An input/output buffer control circuit 4 controls output states of input/output buffers OISO-OIS15 of SRAM chip SM based on a signal CEsB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路4は、信号CEsBと、信号OEBと、信号WEBとに基づき、SRAMチップSMの入出力バッファOIS0〜OIS15の出力状態を制御する。 - 特許庁

Then the plurality of delay adjustment units are weighted according to the control code so that the delay value of the variable delay buffer has nonlinear monotony.例文帳に追加

そして、これら複数の遅延調整ユニットは、コントロールコードに応じて、可変遅延バッファの遅延値が非線形の単調性を持つように重み付けされている。 - 特許庁

The control signal equally controls driving current of OTAs (operational transconductance amplifier) of each of the gm-C low-pass filter circuit, a buffer amplifier circuit and a gm-C filter circuit.例文帳に追加

制御信号はｇｍ−Ｃローパスフィルタ回路、バッファアンプ回路及びｇｍ−Ｃフィルタ回路の各回路のＯＴＡの駆動電流を等しく制御する。 - 特許庁

An interface device 13 is provided with a relative/absolute deciding circuit 14, a control circuit 15, a branch destination address storing buffer circuit 16, and an output circuit 17.例文帳に追加

インタフェース装置１３は、相対／絶対決定回路１４、制御回路１５、分岐先アドレス格納バッファ回路１６、及び出力回路１７を備える。 - 特許庁

When it is determined that a buffer occupation rate exceeds a minimum occupation rate threshold ("YES" at 100), control is performed to lower a target average data rate (110).例文帳に追加

バッファ占有率が最小占有率閾値を超えたと判断した場合（１００“ＹＥＳ”）、目標平均データレートを下げるように制御する（１１０）。 - 特許庁

Pieces of received data except staff data are successively stored in a buffer memory 2 provided in the receiver by a write address counter 6 and a destaff control circuit 4.例文帳に追加

受信装置に設けられたバッファメモリ２には，書込みアドレスカウンタ６およびデスタッフ制御回路４により，スタッフデータを除く受信データが順次記憶される。 - 特許庁

Even when the printer can not receive data (even in a buffer full state, for example), a real time command transmission control part transmits a real time command to the printer.例文帳に追加

リアルタイムコマンド送信制御部は、印刷装置がデータを受信できないとき（たとえばバッファフル）でも、リアルタイムコマンドについては、印刷装置に送信する。 - 特許庁

To provide a communication control apparatus capable of reducing the frequency of occurrence of a packet loss without increasing a queue buffer capacity while restraining the aggravation of line use efficiency.例文帳に追加

キューのバッファ容量を増やさずにパケットロスの発生頻度を低下させ、回線使用効率の低下を抑制できる通信制御装置を提供する。 - 特許庁

In the bias control part 10, a bias controlling signal having passed through a buffer amplifier 111 is supplied to a fixed resistor 131 and variable resistance parts 132, 133.例文帳に追加

バイアス制御部１０では、バッファアンプ１１１を介したバイアス制御用信号が定抵抗器１３１、可変抵抗部１３２，１３３へ供給される。 - 特許庁

To provide a recording device and a recording control method capable of recording corresponding to various recording instructions, while using a print buffer having a small capacity.例文帳に追加

小さな容量のプリントバッファを用いながらも多様な記録指示に対応した記録が可能な記録装置及び記録制御方法を提供することである。 - 特許庁

In this case, when voice data for four frames are stored in the buffer memory 2 for writing, dummy data for 16.7 frames are applied according to the instruction of a control part 3.例文帳に追加

このとき、書き込み用バッファメモリ２に４フレーム分の音声データが蓄積されると、制御部３の指示により、１６．７フレーム分のダミーデータが付与される。 - 特許庁

When the error of a printer 1 is detected, a relay printing control part 205 issues the internal data clear request of data stored in an internal buffer to the printer 1.例文帳に追加

リレー印刷制御部２０５は、プリンタ１のエラーを検出した時、プリンタ１に対して内部バッファに記憶されたデータの内部データクリア要求を発行する。 - 特許庁

A memory control device 10 controls data transfer between SDRAM 24 having a burst transfer function and buffer registers 18 or an optical disk 22.例文帳に追加

メモリ制御装置１０は、バースト転送機能を有するＳＤＲＡＭ２４とバッファレジスタ１８または光ディスク２２との間におけるデータの転送を制御する。 - 特許庁

By control instructions from a CPU 13, memory cell data MD read out from a memory cell 16 are stored in a page buffer 15 through a verification circuit 14.例文帳に追加

ＣＰＵ１３からの制御命令により、メモリセル１６から読み出されたメモリセルデータＭＤがベリファイ回路１４を介してページバッファ１５に格納される。 - 特許庁

To provide a real time voice buffer control apparatus capable of reproducing voice without a sense of incongruity even on the occurrence of transmission fluctuations in a network.例文帳に追加

ネットワークの伝送揺らぎが生じても違和感の無い音声を再生することができるリアルタイム音声用バッファ制御装置を提供すること。 - 特許庁

Consequently buffer quantity or the like necessary for resending control in a radio section can be reduced and the sizes of the device 2 and the terminal 3 can be reduced.例文帳に追加

これにより無線区間での再送制御に必要なバッファ量等を削減し、無線基地局装置２や無線端末装置３の小型化を図る。 - 特許庁

A prefetch control circuit (104), when branching is performed by the branch instruction, fetches the branch destination instruction into the prefetch buffer; and when branching is not performed, ignores the branch destination instruction.例文帳に追加

プリフェッチ制御回路（１０４）は、分岐命令により分岐した場合に分岐先命令をプリフェッチバッファに取り込み、分岐しなかった場合は無視する。 - 特許庁

To provide a data input/output control circuit absorbing synchronization deviation by a clock speed difference between different systems to keep a buffer use amount stable.例文帳に追加

異なるシステム間のクロック速度差による同期ずれを吸収し、バッファ使用量を安定に保たれるデータ入出力制御回路を提供する。 - 特許庁

A buffer monitor section 110 monitors a storage amount of packets in the transmission queue section 109 and informs each line control section of occurrence of congestion when the storage amount exceeds an upper limit.例文帳に追加

バッファ監視部１１０は、送信キュー部のパケット蓄積量を監視し、上限値を超えたときに各回線制御部に輻輳を通知する。 - 特許庁

The gain control section 32 comprises a buffer circuit 13A, a filter circuit 14, an amplitude-detecting circuit 35, an adder circuit 36, and a latch circuit 37.例文帳に追加

利得制御部３２は、バッファ回路１３Ａと、平滑化回路１４と、振幅検出回路３５と、加算回路３６と、ラッチ回路３７とから構成される。 - 特許庁

Each time a packet constituting an FEC block is stored in a reception buffer 12, a control section 13 inside a receiving apparatus 1 determines presence/absence of a packet loss.例文帳に追加

受信装置１内の制御部１３は、ＦＥＣブロックを構成するパケットを受信バッファ１２に格納するごとに、パケットロスの有無を判断する。 - 特許庁

Based on the rotating angle and number of lines to be added, a write control part 23 performs the write processing of image data to two buffer memories 24 and 25.例文帳に追加

そして、書き込み制御部２３は、回転角度および付加ライン数に基づいて２つのバッファメモリ２４，２５に対する画像データの書き込み処理を行う。 - 特許庁

The driving capability control circuit 50 controls the driving capability of the output buffer 60 according to a signal to be outputted from the voltage monitor circuit 70.例文帳に追加

駆動能力制御回路５０は、電圧モニタ回路７０から出力される信号に応じて、出力バッファ６０の駆動能力を制御する。 - 特許庁

In a rate control circuit 54, initial values d0i, d0p, d0b of virtual buffer occupation quantity dij, djp, djb are decided on the basis of the degree of complexity XI, XP, XB of I, P, B pictures.例文帳に追加

レート制御回路５４では仮想バッファ占有量ｄｊｉ，ｄｊｐ，ｄｊｂの初期値ｄ０ｉ，ｄ０ｐ，ｄ０ｂを、Ｉ，Ｐ，Ｂピクチャの複雑度ＸＩ，ＸＰ，ＸＢを基に決定する。 - 特許庁

The image data are image-composed by the display control part 103, stored in the display frame buffer 102 and output to the display apparatus 120, 130, 140.例文帳に追加

画像データは、表示制御部１０３によって画像合成され、表示フレームバッファ１０２に格納され、表示装置１２０，１３０，１４０に出力される。 - 特許庁

The processor 1 includes a program control unit 8, and a branch mis-prediction buffer (BMB) 17 stores a correct instruction not predicted by a branch mechanism 14.例文帳に追加

プロセッサ１はプログラム制御ユニット８を備え、分岐誤予測バッファ（ＢＭＢ）１７は、分岐メカニズム１４によって予測されなかった正しい命令を記憶する。 - 特許庁