「bus driver circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a method for controlling the rise time of a bus signal on a bus coupled to a driver circuit.例文帳に追加

ドライバ回路に結合されたバスのバス信号の立上り時間を制御する。 - 特許庁

A bus driver circuit (23) reverses a signal level applied to the second data bus (20'') or does not reverse, and outputs it to a third data bus (20''').例文帳に追加

バスドライバ回路（２３）は、第２データバス（２０’’）に印加される信号レベルを反転して、又は、反転せずに、第３データバス（２０’’’）に出力する。 - 特許庁

One driver circuit supplies rapid incoming current, using a high voltage bus and a low-voltage bus.例文帳に追加

１つのドライバ回路は、高電圧バス及び低電圧バスを使用して、急速な引込電流を供給する。 - 特許庁

A data bus driving circuit 31 in a write driver 24 and a data bus driving circuit 32 in a DQ buffer 14 are connected to a read/write data bus.例文帳に追加

リード／ライトデータバスには、書込みドライバ２４内のデータバス駆動回路３１と、ＤＱバッファ１４内のデータバス駆動回路３２とが接続される。 - 特許庁

Wiring B[7]-B[0] constituting a bus 30 are arranged between a driver circuit 10 at a transmission side and a receiver circuit 20 at a reception side.例文帳に追加

送信側のドライバ回路１０と受信側のレシーバ回路２０との間に、バス３０を構成する配線Ｂ［７］〜Ｂ［０］を配する。 - 特許庁

To perform stable operation of a bus driver circuit by detecting an external driving device on one bus side for latch-up protection, while achieving pull-down sufficiently low on the other bus side.例文帳に追加

いわゆるラッチアップ防止のため一方のバス側の外部駆動デバイスの検出と、他方のバス側の十分低いプルダウンを両立して、バス駆動回路を安定動作させる。 - 特許庁

To provide a small-signal and low-power read-data bus driver for an integrated circuit device incorporated with a memory array.例文帳に追加

メモリアレイを組込む集積回路装置のための小信号、ローパワーのリードデータバスドライバを提供する。 - 特許庁

To a communication bus lines 110, a slave-station side CPU circuit 13 is connected via a receiver 11 and a driver 12.例文帳に追加

通信バスライン１１０は、レシーバ１１、ドライバ１２を介して子局側のＣＰＵ回路１３が接続されている。 - 特許庁

A signal is supplied to a bus line 5 on the liquid crystal panel 10 by controlling a driver circuit 7 by applying a voltage generated in the light receiving section 2 of the photoelectric conversion element to the driver circuit 7.例文帳に追加

光電変換素子の受光部２に発生した電圧がドライバ回路７に印加されることにより、ドライバ回路７の制御によって、液晶パネル１０上のバスライン５に信号が供給される。 - 特許庁

To provide a bus driver that enables an effective microprocessor system design by driving a plurality of buses with a single sign extender via a bus selection circuit.例文帳に追加

バス選択回路を利用して一つの符号拡張器で複数のバスを駆動することによって効果的なマイクロプロセッサシステムの設計を可能とするバス駆動装置を提供する。 - 特許庁

In a servo driver, a regeneration resistor 400 and a switch circuit 401 are provided in series to each other between a P bus line 301 and an N bus line 302.例文帳に追加

本発明によるサーボドライバでは、Ｐバスライン３０１とＮバスライン３０２との間に、回生抵抗４００とスイッチ回路４０１とが互いに直列に設けられている。 - 特許庁

A signal from the drive circuit board 11 to the gate-side driver IC 6 is input through the first FFC 13, source-side bus substrate 7, second FFC 14, and gate-side bus substrate 8.例文帳に追加

駆動回路基板１１からゲート側ドライバＩＣ６への信号は、第１のＦＦＣ１３とソース側バス基板７と第２のＦＦＣ１４とゲート側バス基板８を経て入力される。 - 特許庁

The verify circuit 16 is connected to the sense amplifiers 12a, 12b via the common bus 90, and is also connected to the write driver 13a, 13b via the common bus 90.例文帳に追加

ベリファイ回路１６は、センスアンプ１２ａ、１２ｂと共通バス９０で接続されるとともに、ライトドライバ１３ａ，１３ｂと共通バス９０で接続される。 - 特許庁

The integrated circuit device 10 includes a high-speed I/F circuit block HB which performs data transfer via a serial bus and a logic circuit block LB for a driver which generates a display control signal.例文帳に追加

集積回路装置１０は、シリアルバスを介してデータ転送を行う高速Ｉ／Ｆ回路ブロックＨＢと、表示制御信号を生成するドライバ用ロジック回路ブロックＬＢを含む。 - 特許庁

Operation of the data bus driving circuit 31 is controlled by a write-in driver activation signal outputted from a write driver controller 51, further, activation and non-activation control are performed for this write driver activation signal based on a write-operation activation signal and a column basic pulse signal.例文帳に追加

データバス駆動回路３１の動作は、書込みドライバコントローラ５１から出力される書込みドライバ活性化信号によって制御され、さらにこの書込みドライバ活性化信号は、ライト動作活性化信号とカラム基本パルス信号に基づいて活性化及び非活性化制御が行われる。 - 特許庁

A plurality of driver control cards delivering PWM signals as respective drive control signals to a power control section supplying a drive voltage to a plurality of motors, and a host controller circuit connected with the driver control cards through a bus line are arranged on a bus board and a differential signal is used as a PWM signal from the driver control card.例文帳に追加

バスボード上に、複数のモータに駆動電圧を供給する電力制御部に対しそれぞれ駆動制御信号としてＰＷＭ信号を出力する複数のドライバーコントロールカードと、これらにバスラインで接続された上位コントローラ回路とを配置し、ドライバーコントロールカードからのＰＷＭ信号として差動信号を用いるようにした。 - 特許庁

The driver control circuit PCB includes a control bus BS transferring instruction data, an operation setting section 33 setting operations according to the instruction data from the control bus BS, and a gateway section GW which is provided for a case wherein instruction data are internally generated and output to the control bus BS and can validate or invalidate instruction data output to the control bus BS with a control input signal.例文帳に追加

ドライバ制御回路ＰＣＢは、命令データを転送する制御バスＢＳ、制御バスＢＳからの命令データに従って動作設定を行う動作設定部３３、および命令データを内部的に発生して制御バスＢＳに出力する場合に備えて設けられ制御入力信号により制御バスＢＳへの命令データ出力を有効および無効のいずれかに設定可能なゲートウェイ部ＧＷを含む。 - 特許庁

Data frames outputted from each of the processing parts 110, 120, 130 are sent from the driver circuit 150 to a bus 400 through the circuit 160.例文帳に追加

各処理部１１０、１２０、１３０から出力されたデータフレームは、論理和処理回路１６０を介してドライバ回路１５０からバス４００に送出される。 - 特許庁

To provide an improved differential current driver circuit which is provided with a means for programming an inter-circuit bus terminal voltage and an output non-zero absolute current value.例文帳に追加

本発明の改良された差動電流ドライバ回路は、回路内のバス終端電圧と出力非ゼロ絶対電流値をプログラムする手段を提供する。 - 特許庁

The interface of a bus master element 31 and bus slave elements 32-1 to 32-n connected to the fast bus system of a serial structure where one of buses 34 and 35 is terminated and the other is unterminated, is provided with a current mode driving driver circuit operating by differentiation and/or a differential amplification receiver circuit.例文帳に追加

バス３４，３５の一方が終端され、他方が無終端されたシリアル構造の高速バスシステムに接続されているバスマスタ素子３１とバススレーブ素子３２−１〜３２−ｎのインターフェイス部に、差動で動作する電流モード駆動型のドライバ回路及び／または差動増幅型のレシーバ回路を設けることを特徴としている。 - 特許庁

A driver 6 when receiving the binary logic signals 64, 62, and 61 through a bus level selecting circuit 5 converts the binary logic signals into analog signals of voltages having an amplitude e.2n-1, where (n) is the bus level of the binary logic signal and (e) is a reference voltage.例文帳に追加

ドライバ６は、バスレベル選択回路５を介して２値論理信号６４，６２，６１を受け取ると、その２値論理信号のバスレベルをｎ、基準電圧をｅとすると２値論理信号をｅ・２^n-1の振幅を持つ電圧のアナログ信号に変換する。 - 特許庁

Each of the data drivers 8 includes drive circuit sections (25 to 29) for driving the liquid crystal display panel 5; an external connection bus 23; an internal bus 24; and an expanding section 22 for receiving compressed image data from the adjacent data driver 8 or the timing controller 6.例文帳に追加

各データドライバ８は、液晶表示パネル５を駆動する駆動回路部（２５−２９）と、外部接続バス２３と、内部バス２４と、圧縮画像データを隣接するデータドライバ８又はタイミングコントローラ６から受け取る展開部２２とを備えている。 - 特許庁

According to one exemplary embodiment, a driver circuit coupled between an AC power line and a load includes a first semiconductor switch inserted between a bus voltage and a resonant circuit, and a second semiconductor switch inserted between the resonant circuit and a ground, wherein the resonant circuit drives the load.例文帳に追加

好適例によれば、ＡＣ電力線と負荷との間に結合された駆動回路が、バス電圧と共振回路との間に挿入された第１半導体スイッチ、及び共振回路と接地との間に挿入された第２半導体スイッチを含み、共振回路が負荷を駆動する。 - 特許庁

A short circuit 2 of a source driver 2 performs charge recovery between the source bus lines by short-circuiting the selected data signal lines.例文帳に追加

ソースドライバ２のショート回路２は、上記選択選択されたデータ信号線同士を短絡させることで、ソースバスライン間の電荷回収を行う。 - 特許庁

On the backside of the medium base unit 20, a drive circuit (driver IC) 22, positioning fixtures 23, 23, a bracket (for example, a screw) 24, and power source and signal bus lines 25, are formed.例文帳に追加

中ユニット基台２０の裏面には、駆動回路（ドライバＩＣ）２２、位置決め金具２３，２３、取り付け金具（例えばネジ）２４、電源、信号バスライン２５などが形成されている。 - 特許庁

The data transfer circuit 10 of a shelf manager 1A is provided with a bus right instruction part 16 for generating a command CMD for instructing whether to inhibit transmission of data DATA using bus wiring 4 for management to each blade 2Aa to 2An, and the command CMD is output from a control part 12 via an output part 13 and an output driver 14d to the bus wiring 4 for management.例文帳に追加

シェルフマネージャ１Ａのデータ転送回路１０は、各ブレード２Ａａ〜２Ａｎに対して管理用バス配線４を使用したデータＤＡＴＡの送信を禁止するか否かを指示するコマンドＣＭＤを生成するバス権指示部１６を有し、このコマンドＣＭＤを制御部１２から出力部１３及び出力ドライバ１４ｄを介して管理用バス配線４に出力する。 - 特許庁

This device is provided with a load sensing circuit 210 for sensing the load of an output terminal connected with an outside bus line, and a buffer circuit 230 in which the current capacity of a driver is changed and driving capabilities are changed in response to the output of the load sensing circuit 210.例文帳に追加

外部のバスラインに連結される出力端の負荷を感知する負荷感知回路210と、前記負荷感知回路210の出力に応答してドライバーの電流容量の大きさが変更され駆動能力が変更されるバッファ回路230とを具備する。 - 特許庁

To provide a semiconductor memory device in which a collision between a write data to a write driver and a read data from a sense amplifier is avoided while maintaining a short test time, in such a case that a verify circuit and two or more write drivers are connected via a common bus and the verify circuit and two or more sense amplifiers are connected via the common bus.例文帳に追加

ベリファイ回路と複数のライトドライバとが共通のバスで接続され、ベリファイ回路と複数のセンスアンプとが共通のバスで接続されるような場合に、短いテスト時間を維持しつつ、ライトドライバへの書込みデータおよびセンスアンプからの読出しデータが衝突することを回避した半導体記憶装置を提供する。 - 特許庁

The delay amount may be one or more currents or voltages indicating an amount of PVT compensation to be applied to input or output signals of an application circuit, such as a memory-bus driver, a dynamic random access memory, a synchronous DRAM, a processor or other clocked circuit.例文帳に追加

遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 - 特許庁

In a communication driver section 11, when noise is applied to a signal bus 17, a signal level change prevention circuit 14 operates so that an output signal of a reversion amplification circuit 13 with an output stage of open collector type is prevented from changing to the low level side.例文帳に追加

通信ドライバ部１１は、信号バス１７にノイズが印加されると、信号レベル変化阻止回路１４が、出力段がオープンコレクタタイプで構成される反転増幅回路１３の出力信号がローレベル側に変化することを阻止するように動作する。 - 特許庁

The data transfer system includes: a second output data processing section 22; a memory bus 17; a main memory 19; and a display interface 29, and further includes an external display driver circuit (data receiver) 30 for receiving data transferred from the second output data processing section 22 via the memory bus 17; the main memory 19; and the display interface 29.例文帳に追加

データ転送システムは、第２出力データ処理部２２と、メモリ・バス１７と、主メモリ１９と、ディスプレイ・インターフェース２９とを備えると共に、これらメモリ・バス１７，主メモリ１９およびディスプレイ・インターフェース２９を介して第２出力データ処理部２２から転送されるデータを受信する外部ディスプレイ・ドライバ回路（データ受信装置）３０を備えている。 - 特許庁

When the termination of the TV application program is detected, the TV tuner/capture driver 40 sets a power saving mode on command in the register inside the bus interface & power source control circuit 203 which is arranged in the TV tuner/capture unit 123.例文帳に追加

またＴＶチューナ・キャプチャドライバ４０は、ＴＶアプリケーションプログラムが終了されたことを検出すると、パワーセーブモードオンコマンドをＴＶチューナ・キャプチャユニット１２３内に設けられたバスインタフェース＆電源制御回路２０３内のレジスタにセットする。 - 特許庁

The circuit 40 includes: a transistor Tr whose emitter is connected to the same 5V power source as a bus driver 30 and whose base is connected to an output port of a microcomputer 20; and an output line LO connecting a collector of the transistor Tr with buses LN1, LN2.例文帳に追加

回路４０は、エミッタがバスドライバ３０と同じ５Ｖ電源に接続されベースがマイコン２０の出力ポートに接続されたトランジスタＴｒと、トランジスタＴｒのコレクタと各バスＬＮ１，ＬＮ２とを結ぶ出力線路ＬＯと、からなる。 - 特許庁

The input circuit 101 consists of a Schmitt buffer 111, a pull- down resistor 113, an N-channel transistor(TR) 115, a P-channel TR 121, an N-channel TR 122, a P-channel TR 131, an N-channel TR 132, an exclusive OR gate 141, and a bus driver 151.例文帳に追加

入力回路１０１は，シュミットバッファ１１１，プルダウン抵抗１１３，Ｎトランジスタ１１５，Ｐトランジスタ１２１，Ｎトランジスタ１２２，Ｐトランジスタ１３１，Ｎトランジスタ１３２，排他的論理和ゲート１４１，およびバスドライバ１５１から構成されている。 - 特許庁

When the starting of a TV application program is detected, a TV tuner/capture driver 40 sets a power saving mode off command in a register inside a bus interface & power source control circuit 203 which is arranged in a TV tuner/capture unit 123.例文帳に追加

ＴＶチューナ・キャプチャドライバ４０は、ＴＶアプリケーションプログラムが起動されたことを検出すると、パワーセーブモードオフコマンドをＴＶチューナ・キャプチャユニット１２３内に設けられたバスインタフェース＆電源制御回路２０３内のレジスタにセットする。 - 特許庁

When the received compressed image data apply to own data driver, the expanding section 22 expands the compressed image data, to generate the expanded image data, and then supplies the expanded image data to the drive circuit sections through the internal bus 24.例文帳に追加

受け取った圧縮画像データが自データドライバに対応する圧縮画像データである場合、展開部２２は、圧縮画像データを展開して展開画像データを生成し、展開画像データを内部バス２４を用いて駆動回路部に供給する。 - 特許庁

A buffer circuits 43 and a buffer circuit 53 in the second gate driver 500 are arranged zigzag on the left and right sides of the display section 600 and inverter circuits in the respective buffer circuits are connected in series in the direction where source bus lines extend.例文帳に追加

第１のゲートドライバ４００内のバッファ回路４３と第２のゲートドライバ５００内のバッファ回路５３とを表示部６００の左右に千鳥配置し、各バッファ回路内のインバータ回路をソースバスラインの延びる方向に直列に接続する。 - 特許庁

The data transfer controller comprises: a link controller 100 for analyzing a packet received via a serial bus and generating a packet to be transmitted via the serial bus; an interface circuit 110 for executing interface processing with a display driver 6 connected via an interface bus; and a signal detection circuit 360 for detecting a vertical synchronizing signal VCIN for notifying the non-display period of a display panel and outputting a detection signal VDET.例文帳に追加

データ転送制御装置は、シリアルバスを介して受信したパケットの解析と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ１００と、インターフェースバスを介して接続される表示ドライバ６との間のインターフェース処理を行うインターフェース回路１１０と、表示パネルの非表示期間を通知するための垂直同期信号ＶＣＩＮを検出し、検出信号ＶＤＥＴを出力する信号検出回路３６０を含む。 - 特許庁

The variable speed drive unit includes a hybrid type power factor correction device that drives the voltage step-up module, and further includes a digital circuit (30) provided with a voltage regulator module for supplying corrected signals based on measured signals of the bus voltage, and an analog circuit (20) for supplying driver signals (25) to the step-up module.例文帳に追加

この可変速度駆動装置は、電圧ステップアップ・モジュールを駆動し、さらに該バス電圧の測定信号に基づいて補正信号を供給する電圧調整器モジュールが設けられたデジタル回路（３０）と、該整流電圧の測定信号に基づきかつ該補正信号に基づいて、ドライバ信号（２５）をステップアップ・モジュールに供給するアナログ回路（２０）とを含む混成型の力率補正装置を備える。 - 特許庁

A print head comprises a substrate arranged with a plurality of elements 2 for recording an image on a print medium and a circuit 3 for driving the plurality of recording elements wherein a data for driving the plurality of recording elements 2 is transferred directly on a bus 12 from a ROM 5 or a RAM 6 provided on the substrate to the driver circuit 3 with no intermediary of a CPU 4.例文帳に追加

プリント媒体に画像を記録する複数の記録素子２と、該複数の記録素子を駆動するためのドライバ回路３とを備えたプリントヘッド用基板を有するプリントヘッドであって、複数の記録素子２を駆動するためのデータをＣＰＵ４を介さずに、基板上に設けられたＲＯＭ５又はＲＡＭ６からバス１２を介してドライバ回路３へ直接転送する。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

To perform data transfer between respective modules, even in the case of using a transfer clock that is equal to or lower than the range of the operation frequency of the transmitting side driver circuit and the receiving side receiver circuit of an interface actually performing the data transfer in an image forming device, which performs data transfer between respective modules by utilizing a differential serial data bus.例文帳に追加

各モジュール間のデータ転送を差動型シリアルデータバスを利用して行なう画像形成装置において、そのデータ転送を実際に行なうインタフェースの送信側のドライバ回路及び受信側のレシーバ回路の動作周波数範囲以下の転送クロックを用いる場合でも、各モジュール間のデータ転送を行なえるようにする。 - 特許庁