「bus idle」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The standby server 1B copies the contents of the HDDs 51 to 53 written by the server 1A to the HDDs 54 to 56 in bus idle time.例文帳に追加

待機系サーバ１Ｂは常用系サーバ１Ａにより書込まれたＨＤＤ５_1 〜５_3 の内容をバス空き時間にＨＤＤ５_4 〜５_6 へ複写する。 - 特許庁

METHOD FOR ASSIGNING IDLE CELL WITH PRIORITY IN ATM-M BUS SYSTEM AND BRANCHING DEVICE USED FOR THIS METHOD例文帳に追加

ＡＴＭ−Ｍバスシステムにおける空きセルの優先割当方法および該方法に使用する分岐装置 - 特許庁

Thus the equipment (g) to be extended can be installed by effectively utilizing the idle PCI bus connector (c) or its neighborhood.例文帳に追加

このように、空きのＰＣＩバスコネクタｃおよび近傍の空間を有効に利用して、増設機器ｇを設置できるという効果が得られる。 - 特許庁

Each function section can efficiently use the memory 24 by decreasing an idle time of the memory access through a memory bus.例文帳に追加

各機能部は、メモリバス１５でのメモリアクセスの空き時間を減らすことにより、メモリ２４を効率的に使用することができる。 - 特許庁

In recognizing that the shared bus 8 is an idle status, the arbitration circuit 2 asserts only one of the bus permission signals according to a parking master selection signal to be inputted from a parking master setting circuit 1, and permits the bus use right only to one device of the bus masters 3, 4 and 5.例文帳に追加

調停回路２は共有バス８がアイドル状態であることを認識すると、パーキングマスタ設定回路１から入力されるパーキングマスタ選択信号によってバス許可信号のいずれか一つのみをアサートし、バスマスタ３，４，５のうちの一デバイスに対してのみバス使用権を許可する。 - 特許庁

To provide a bus system and a method and a device for command transmission which can improve the performance of the whole system by decreasing the idle clock of a data bus.例文帳に追加

データバスのアイドルクロックを減少させてシステム全体の性能を向上させうるバスシステム及びそのコマンドの伝達方法およびその装置を提供する。 - 特許庁

The 2nd address phase generating circuit is so constituted as to perform writing operation when a write data bus is idle and a read data bus is busy and vice versa.例文帳に追加

第２アドレス・フェーズ生成回路は、書込みデータ・バスがアイドルで読取りデータ・バスがビジーであるときに書込みオペレーションを実行するように構成され、逆も同様である。 - 特許庁

To efficiently use a USB bus by efficiently reducing idle states on the USB bus in a small FIFO size, and reducing header parts other than substantial data in the USB packet and the number of times of transmission of a check code.例文帳に追加

効率よく少ないＦＩＦＯサイズで、ＵＳＢバス上のアイドル状態を削減し、かつＵＳＢパケット中の実質データ以外のヘッダ部分、チェックコードの送信回数を削減し、ＵＳＢバスを効率的に使用する。 - 特許庁

When output of an output port is switched to low and the transistor Tr is turned on, since the bus driver 30 is high impedance during a bus idle time, a potential of each bus is changed from 2.5V to 5V that is approximately equal to the output voltage of the power source.例文帳に追加

出力ポートの出力がローに切り替わり、トランジスタＴｒがオンにされると、バスアイドル時には、バスドライバ３０がハイインピーダンスであることから、各バスの電位は、２．５Ｖから、電源の出力電圧と略同じ５Ｖに変化する。 - 特許庁

When the peripheral bus 40 is put in an idle status, the bus bridge control part 1 issues a diagnostic command to the peripheral module 42 according to a diagnostic information setting value to be supplied from a diagnostic information setting part 20, and fetches the diagnostic result from the peripheral bus 40, and supplies it to a CPU 31.例文帳に追加

バスブリッジ制御部１は、周辺バス４０がアイドル状態の場合に、診断情報設定部２０から供給される診断情報設定値に従って、周辺モジュール４２に診断コマンドを発行し、その診断結果を周辺バス４０から取り込み、ＣＰＵ３１に供給する。 - 特許庁

During the following bus write cycle, while the flash memory device containing the corresponding defective page is normally idle, the idle time period is used for copying the corresponding stored part of the information data from the non-flash memory to a non-defective page of the flash memory device.例文帳に追加

以降のバスライトサイクル中、当該欠陥ページを含むフラッシュメモリデバイスが通常のアイドル状態にある間、当該アイドル期間は、非フラッシュメモリから当該フラッシュメモリデバイスの非欠陥ページに情報データの対応する格納されている部分をコピーするのに利用される。 - 特許庁

Thus, it is prevented to have an IDLE signal is received from the connection opposite party having the long cable in the state of R1, the system is moved erroneously to a tree identification phase, the bus reset signal is received from the connection opposite party after movement to the tree identification phase and the system returns again to the state of R0 in the bus initialized phase.例文帳に追加

これにより、Ｒ１の状態で例えばケーブルの長い接続相手先よりIDLE信号を受信してツリー識別フェーズへ誤って遷移し、このツリー識別フェーズに遷移した後に当該接続相手先よりバスリセット信号を受信して、再度バス初期化フェーズのＲ０の状態に戻るということがない。 - 特許庁

Registers Ra 11, Rb 12, Rc 13, Rd 14 for limiting currents allowed to flow into respective devices (A) 1, (B) 2, (C) 3, (D) 4 are connected to a data bus, and in the case of switching the bus cycle of respective devices 1 to 4, the bus cycle is switched without setting up an idle cycle for preventing the collision of bus signals.例文帳に追加

データバス上に、装置（Ａ）１，装置（Ｂ）２，装置（Ｃ）３，装置（Ｄ）４に流れる電流を制限する抵抗Ｒａ１１，抵抗Ｒｂ１２，抵抗Ｒｃ１３，抵抗Ｒｄ１４を接続し、装置間のバスサイクルを切り替える場合に、バス信号の衝突を防ぐためのアイドルサイクルを設定せずに切り替える。 - 特許庁

The bus control circuit 9 waits until the bus B comes to an idle state when data and a start generation bit are set to the register 5, and outputs a first control signal, and outputs a second control signal when a stop generation bit is set to the register 5.例文帳に追加

制御回路９は、データ及びスタート生成ビットがレジスタ５にセットされた場合に、バスＢがアイドル状態となるまでウェイトし、第１の制御信号を出力し、ストップ生成ビットがレジスタ５にセットされた場合に、第２の制御信号を出力する。 - 特許庁

When the register 3401b is rewritten, the correspondence is switched between the bus requests and the priorities as long as the arbitration sequencer is kept in an idle state.例文帳に追加

レジスタ３４０１ｂが書き換えられると、アービトレーションシーケンサがアイドル状態である場合に限り、バス要求と優先度との対応を切り替える。 - 特許庁

To suppress occurrence of congestion in a serial bus by preventing re-transmission from being repeated wastefully and to speed up data transmission and reception by shortening an idle time during transfer.例文帳に追加

再送信を無駄に繰り返すことを防止してシリアルバスの輻輳を抑えるとともに、転送の間のアイドル時間を短縮してデータ送受信の高速化を図る。 - 特許庁

If the time of idle state of an internal bus 4 exceeds a threshold value, the device makes a main memory 8 into a self refresh mode and into a pause mode with smallest power consumption by stopping electric power supply to a CPU 5 and a plotter 7.例文帳に追加

内部バス４のアイドル状態の時間が閾値を超えると、主メモリ８をセルフリフレッシュモードにし、CPU５とプロッタ７への電力供給を停止して、最も電力消費の少ない休止モードにする。 - 特許庁

When the message m is received immediately after the bus idle t_bi, the transmission of the message m is not delayed by another message ma to be transmitted from another node.例文帳に追加

バスアイドルｔ_ｂｉの直後にメッセージｍを受信したときは、他のノード等の送信元が送信する他のメッセージｍａによりメッセージｍの送信に遅延が発生することがない。 - 特許庁

A test control section 103 detects a functional circuit block D109 in an idle state and thereafter outputs a voltage drop instruction through an address/data bus 101 to a power supply control section 104.例文帳に追加

テスト制御部１０３は、アイドル状態の機能回路ブロックＤ１０９を検出した後、アドレス／データバス１０１を介して電源制御部１０４に電圧降圧指示を出す。 - 特許庁

Since a communication message having a higher priority level wins and is transmitted if messages collide with each other on the common bus, dummy messages are transmitted in an idle time when communication messages are not transmitted.例文帳に追加

各メッセージが共通バス上で、衝突した場合、優先度の高い通信メッセージが勝ち残って送信されるから、ダミーメッセージの送信時間は、通信メッセージが送信されない空き時間を占める。 - 特許庁

An access request to each the memory device that is access destination is stored in a FIFO memory 201, and an SDRAM access section decision device 204 detects a data bus idle section wherein the SDRAM 124 does not permit the access.例文帳に追加

アクセス先となる前記各メモリデバイスへのアクセス要求をＦＩＦＯメモリ２０１に蓄積し、ＳＤＲＡＭ１２４がアクセスを不可とするデータバスアイドル区間をＳＤＲＡＭアクセス区間判定装置２０４が検出する。 - 特許庁

The control circuit is set to recognize start of an idle state of the data bus by use of the monitoring circuit (7), to retain the connecting state of the peripheral device (2), upon recognition of the idle state, by starting the holding circuit (8), and to interrupt the supply of supply voltage to the peripheral device (2) by opening the at least one switching element (6, 18).例文帳に追加

制御回路は、監視回路（７）を用いてデータバスのアイドル状態の始まりを認識し、アイドル状態を認識すると保持回路（８）を起動することによって周辺機器（２）の接続状態を保持し、少なくとも１つのスイッチング素子（６、１８）を開くことによって周辺機器（２）の供給電圧の供給を遮断するよう設定される。 - 特許庁

When a degenerate operation is carried out due to the failure of one of devices 152, a host bus adapter(HBA) 151 controlling the device 15 secures one or more idle device 152 among other devices 152 and then reconfigures the new redundant data to reproduce the remaining effective data by using those idle devices 152.例文帳に追加

そして、このディスクアレイ装置１５を制御するホストバスアダプタ（ＨＢＡ）１５１は、いずれかのディスク装置１５２が故障したことにより縮退運転に移行したときに、残りのディスク装置１５２の中から空のディスク装置１５２を１つ以上確保し、この確保した空のディスク装置１５２を用いて、残存する有効データを再生するための新たな冗長データをさらに構築する。 - 特許庁

The transmission node monitors the state of the FlexRay bus for the idle period after the transmission of the frame A in the slot (n) and detects a change in the DC voltage level to recognize the result of the reception diagnosis of the frame A.例文帳に追加

送信ノードは、スロット（ｎ）のフレームＡ送信後のアイドル期間におけるＦｌｅｘＲａｙバスの状態を監視して、直流電圧レベルの変化を検出することによりフレームＡにうちての受信診断の結果を認識する。 - 特許庁

In the gateway apparatus 10 provided among a plurality of buses BUS-1, 2 to which a plurality of devices ECU are respectively connected and for transferring a message among the buses, each of the devices ECU acts like a master and autonomously transmits a message when the bus is in an idle state.例文帳に追加

複数のデバイスＥＣＵがそれぞれ接続される複数のバスＢＵＳ−１，２の間に設けられ，バス間のメッセージを転送するゲートウエイ装置１０であって，デバイスＥＣＵは，それぞれがマスタとして，バスがアイドル状態の時に自主的にメッセージ送信を行う。 - 特許庁

The receiving node for receiving a frame A transmitted in a slot (n) informs the transmission node about a result of the reception diagnosis of the frame by changing a DC value level of a FlexRay bus for an idle period after the transmission of the frame A in the slot (n).例文帳に追加

スロット（ｎ）内で送信されたフレームＡを受信した受信ノードが、フレームＡについての受信診断の結果を、スロット（ｎ）内のフレームＡ送信後のアイドル期間におけるＦｌｅｘＲａｙバスの直流電圧レベルを変化させることで送信ノードに通知する。 - 特許庁

To provide a control device and method for allowing a route bus running on a determined route, to make an active idle stop only by traffic signal information of a traffic signal without route information from a navigation terminal.例文帳に追加

本発明は、決められた路線を運行する路線バスがナビゲーション端末からの走行経路情報なく交通信号機の交通信号情報のみで能動型アイドルストップを行えるようにする制御装置およびその方法を提供する。 - 特許庁

When the mode register control part 7 obtains indication of refresh time change from the control firmware 6, after a memory cycle performed now is finished, the mode register control part 7 makes a memory bus idle once, and generates a mode register setting cycle for setting refresh interval of a memory to be short.例文帳に追加

モードレジスタ制御部７はリフレッシュ時間変更の指示を制御ファームウェア６から得ると、現在行われているメモリサイクルが終了した後に一旦メモリバスをアイドルにし、メモリのリフレッシュ間隔を短く設定するためのモードレジスタ設定サイクルを生成する。 - 特許庁

A timing predicting part 31 predicts the time when the next message m is received, based on the reception interval between the two messages m which are determined to be the same kind of messages m transmitted from the same node 10 and also determined to have a bus idle t_bi that shows a non-communication state immediately before the reception of the message m.例文帳に追加

タイミング予測部３１は、同一送信元であるノード１０から送信された同一種別のメッセージｍであると判定されメッセージｍの受信の直前に無通信状態であるバスアイドルｔ_ｂｉがあったと判定された２つのメッセージｍの受信間隔に基づき、次にメッセージｍを受信する時間を予測する。 - 特許庁

Either a method for directly performing access from a program executing part 7 to plant data 3a in an IO interface 3 connected to a system bus 4 during the execution of a control program 5a or a method for performing the update of a plan in a batch at an idle time after the completion of the execution of the control program 5a is selected as an IO interface access method for inputting and outputting plant data.例文帳に追加

プラントデータを入出力するためのＩＯインターフェースアクセス方法として、制御プログラム５ａを実行中にプログラム実行部７からシステムバス４に接続されたＩＯインタフェース３内のプラントデータ３ａを直接アクセスする方法と、制御プログラム５ａの実行完了後の空き時間にプランの更新を一括して行う方法のどちらかを選択できるようにしたものである。 - 特許庁

The camera module 16 sends out the image-processed data one after another as image data for each pixel to the controller 12 over a camera data bus according to a clock 18 of 22.5 MHz fed from the controller 12, and an LCD display 13 displays one frame of image data sent out in an Idle + TX slot section.例文帳に追加

画像処理されたデータは、制御部１２から供給される２２．５ＭＨｚのクロック１８により１ピクセル単位の画像データとして、カメラデータバスを介してカメラモジュール１６から制御部１２に順次送出され、Ｉｄｌｅ＋ＴＸスロット区間で１フレーム分の画像データが送出されてＬＣＤ表示部１３に表示される。 - 特許庁